全局快门CMOS图像传感器及其制造方法与流程

全局快门cmos图像传感器及其制造方法
技术领域
1.本发明涉及半导体技术，特别涉及一种全局快门(global shutter,gs)cmos图像传感器 (cis)及其制造方法。


背景技术：

2.随着汽车工业、物联网和监控设备的发展，对于图像传感器的消耗逐步增加。现有主流的图像传感器技术是与cmos工艺兼容的cmos图像传感器技术，而其中可以捕获更多光的后照式(bsi)结构已经成为主流的方式。
3.最近用于车载记录仪和监控设备的近红外需求逐渐增加，主要用于暗光条件下的图像捕捉，使图像可以获取更多细节。对于近红外光(波长大于760nm)的获取，目前对于前照式(fsi) cmos图像传感器常用的结构和方法主要分为两种：一种是利用超高能注入在n型的衬底上来实现超深的硼(b)注入(能量大于4mev)，和磷(p)注入(能量大于7mev)。这些钉扎二极管 (pinned photodiode)可以达到6um的深度，并且具有很好的电学隔离，和强的势垒来隔离照明的像素和邻近像素。另一种是使用厚的高阻值的p型衬底，在这种方法中，收集的效率取决于初始硅片的厚度和经历的热预算。高阻值的衬底主要用于降低钉扎二极管诱导的电势导致的相邻像素的干扰。
4.随着像素单元的减小，为增加进光量，cmos图像传感器采用后照式(bsi)构型。后照式 (bsi)cmos图像传感器,由于无金属遮挡，进光量增加。
5.四种波长的光强随深度变化,在硅中，蓝光光强衰减到1/e的深度约为0.42um，绿光为 1.40um，红光为2.42um,而近红外的由于波长长有很深的吸收范围。波长越大，对应的存储节点寄生效应就越强。对于近红外的器件，会更加严重。
6.由于需要减薄硅片来增加透光，同时考虑可见光红光的吸收，一般定义为2.4um(红光的光强为原有1/e)。现有近红外设计注重对于连续图像处理的要求(视频监控，行车记录仪，自动驾驶用摄像头)，而对于结合静态高速的考量较少。对于高速拍照的全局快门(globalshutter)而言，现有全局快门(global shutter)技术使用钨对存储节点进行遮挡，从而实现精确的信号转移。随着对于小像素单元，高像素的要求，对于实现近红外的全局技术提出新的要求，由于近红外的光电二极管深度大，在对其进行利用快门门极清除残留电子过程中，需要更长的时间，导致存储扩散点电子容易丢失；随像素的增加，行数增加，逐行的读取，使最后读取的行(像素区上面)的电子存储的时间更长，电子更容易丢失，导致最终的图像质量降低。
7.如图1是现有一种6t型全局快门cmos图像传感器的像素单元电路的结构示意图；该全局快门cmos图像传感器的各像素单元包括：光电二极管(photo diode，pd)，存储扩散区 (storage diffusion，sd)106，第一复位区105。
8.所述光电二极管包括：第二导电类型的半导体层101，形成在所述半导体层101顶部的第一导电类型的第一感光掺杂区103。所述半导体层101为硅层。所述第一感光掺杂区103为离子注入区。图1中，所述第一感光掺杂区103的底部还包括第一导电类型的掺杂区
1031和 1032，掺杂区1031的掺杂浓度小于掺杂区1032的掺杂浓度，掺杂区1032的掺杂浓度小于第一感光掺杂区103的掺杂浓度。
9.所述存储扩散区106具有第一导电类型掺杂，所述第一感光掺杂区103和所述存储扩散区106之间的所述半导体层101的顶部形成有第一转移管m2的栅极结构，栅极结构由栅介质层110和多晶硅栅111叠加而成。
10.所述第一复位区105具有第一导电类型掺杂，所述第一复位区105和电源电压vdd连接，所述第一感光掺杂区103和所述第一复位区105之间的所述半导体层101的顶部形成有全局快门晶体管m1的栅极结构。
11.在所述第一感光掺杂区103的表面形成有第二导电类型掺杂的钉扎层104。
12.所述cmos图像传感器的各所述像素单元还包括：浮动扩散区(floating diffusion，fd) 108，所述浮动扩散区108和所述存储扩散区106之间的所述半导体层101的顶部形成有第二转移管m3的栅极结构。
13.所述cmos图像传感器的各所述像素单元还包括复位管m4，所述复位管m4的栅极结构设置在所述浮动扩散区108和第二复位区109之间，所述第二复位区109具有第一导电类型掺杂，所述第二复位区109和电源电压vdd连接。所述浮动扩散区108和所述第二复位区都形成在第二导电类型阱107中。
14.通常，第一导电类型为n型，第二导电类型为p型。也能为：第一导电类型为p型，第二导电类型为n型。
15.所述cmos图像传感器的各所述像素单元还包括放大管m5和选择管m6，所述放大管m5的栅极连接所述浮动扩散区108，所述放大管m5的源极输出放大信号，所述放大管m5的漏极连接电源电压vdd，所述选择管m6用于选择将所述放大管m5输出的放大信号进行输出，所述选择管m6的栅极连接选择信号rs。
16.在所述cmos图像传感器的各所述像素单元的周侧环绕有浅沟槽隔离102结构。
17.以第一导电类型为n型，第二导电类型为p为例，现有6t型全局快门cmos图像传感器的像素单元电路的操作顺序为：
18.(1).光进入光电二极管(pd)，产生光生载流子，光电子会进入到光电二极管(pd)的所述第一感光掺杂区103。
19.(2).打开第一转移管m2使所有像素单元的电荷从所述第一感光掺杂区103转移到存储扩散区(sd)106中。
20.(3).第一转移管m2关闭，使光生电子存在存储扩散区(sd)106中。
21.(4).连接光电二极管(pd)的全局快门晶体管m1的门极即栅极结构打开，使光电二极管 (pd)的所述第一感光掺杂区103中残留的电荷转移所述第一复位区105，同时可以防止任何感光而产生额外的光电子。
22.(5).电荷从存储扩散区(sd)106通过第二转移管m3和浮动扩散区108以行的方式读出。
23.该现有全局快门cmos图像传感器，存在以下技术问题：
24.(一)近红外(nir)技术中，为增加红外光的数量，光电二极管(pd)的深度比正常要深，导致需要更长的转移时间，难以保证以同样的时间将整个像素的光电二极管(pd)中的电子全部转移到存储扩散区(sd)。
25.(二)随近红外(nir)技术的广泛应用，尺寸缩小，导致全局快门晶体管m1的栅极的漏电会增加，导致存储扩散区(sd)中的电子可能会丢失，光电二极管(pd)中n个电子，转移到存储扩散区(sd)导中n-m个电子，丢失m个。难以保证全局快门晶体管m1开启时，不引起存储扩散区(sd)中电子的丢失。
26.(三).n行像素单元逐行读出时，最后几行中的存储扩散区(sd)的电荷如果丢失(流到光电二极管(pd)，漏电流(junction leakage)，由于这时浮动扩散区(fd)是低电位，不会引起漏电)就不能保证是原有的信号。这个随像素的增加，行数的增加，以及读取时间的增加而更加严重，难以保证逐行(row by row)读出时，电子从存储扩散区(sd)可以通过第二转移管m3完全转移到浮动扩散区(fd)。


技术实现要素：

27.本发明要解决的技术问题是，全局快门cmos图像传感器在光电二极管深度增加，像素增加时，后面读取行的载流子可以全部转移到存储扩散区，并且在全局快门晶体管开启时，不引起存储扩散区中载流子的丢失。
28.为解决上述技术问题，本发明提供的全局快门cmos图像传感器，其包括前后依次排列的 n行像素单元，各像素单元包括依次排布的第一复位区105、全局快门晶体管m1、光电二极管、第一转移管m2、存储扩散区106、第二转移管m3、浮动扩散区108、复位管m4及第二复位区109；
29.所述光电二极管包括第二导电类型的半导体层101，及形成在所述半导体层101顶部的第一导电类型的第一感光掺杂区103；
30.所述存储扩散区106具有第一导电类型掺杂，所述第一感光掺杂区103和所述存储扩散区106之间的所述半导体层101的顶部形成有第一转移管m2的栅极结构；
31.所述第一复位区105具有第一导电类型掺杂，所述第一复位区105用于和电源电压连接，所述第一感光掺杂区103和所述第一复位区105之间的所述半导体层101的顶部形成有全局快门晶体管m1的栅极结构；
32.在所述第一感光掺杂区103的表面形成有第二导电类型掺杂的钉扎层104；
33.所述浮动扩散区108和所述存储扩散区106之间的所述半导体层101的顶部形成有第二转移管m3的栅极结构；
34.所述复位管m4的栅极结构形成在所述浮动扩散区108和第二复位区109之间；
35.所述第二复位区109具有第一导电类型掺杂，所述第二复位区109和电源电压连接；
36.所述浮动扩散区108和所述第二复位区109都形成在第二导电类型阱107中；
37.所述n行像素单元的前m行的存储扩散区106的第一导电类型掺杂的浓度小于剩余的后 n-m行的存储扩散区106的第一导电类型掺杂的浓度，n为大于10的整数，m为小于或等于 n/2的整数。
38.较佳的，第一导电类型为n型，第二导电类型为p型；或者，
39.第一导电类型为p型，第二导电类型为n型。
40.较佳的，所述n行像素单元的前m行的存储扩散区106的第一导电类型掺杂的浓度，近光电二极管侧小于近浮动扩散区侧。
41.较佳的，所述半导体层101为硅层；
42.所述第一感光掺杂区103为离子注入区；
43.所述半导体层101中形成有第一导电类型的第一感光轻掺杂区1030；
44.第一感光轻掺杂区1030位于所述第一感光掺杂区103下方，并横向延伸到第一转移管 m2下方；
45.第一感光轻掺杂区1030的掺杂浓度小于第一感光掺杂区103的掺杂浓度。
46.较佳的，所述cmos图像传感器的各所述像素单元还包括放大管m5和选择管m6；
47.所述放大管m5的栅极连接所述浮动扩散区108；
48.所述放大管m5的源极输出放大信号；
49.所述放大管m5的漏极连接电源电压；
50.所述选择管m6用于选择将所述放大管m5输出的放大信号进行输出；
51.所述选择管m6的栅极连接选择信号。
52.较佳的，在所述cmos图像传感器的各所述像素单元的周侧环绕有浅沟槽隔离102。
53.较佳的，所述栅极结构由栅介质层110和多晶硅栅111叠加而成。
54.为解决上述技术问题，本发明提供的所述全局快门cmos图像传感器的制造方法，全局快门cmos图像传感器的n行像素单元的存储扩散区106进行二次浅层离子注入；
55.第一次浅层离子注入为第一导电类型的离子注入，对全部n行像素单元进行；
56.第二次浅层离子注入为第二导电类型的离子注入，仅对前m行像素单元的存储扩散区106 进行。
57.较佳的，第一次浅层离子注入，是在整个存储扩散区106进行注入，
58.第二次浅层离子注入，是在存储扩散区106的邻接第一转移管m2处进行注入。
59.较佳的，第一导电类型为n型，第二导电类型为p型；
60.存储扩散区106的第一次浅层离子注入，杂质为磷，能量为15kev～45kev，剂量为1e12～ 4e13；
61.存储扩散区106的第二次浅层离子注入，杂质为硼，能量为5kev～10kev，剂量为5e13～ 1e15。
62.本发明的全局快门cmos图像传感器及其制造方法，采用非均匀存储扩散区(sd)106掺杂来降低存储点的漏电，保证随光电二极管(pd)深度增加，像素增加时，后面读取行的载流子可以全部转移到存储扩散区(sd)106，并保证全局快门晶体管m1开启时，不引起存储扩散区(sd)106中载流子的丢失，并保证逐行(row by row)读出时，即便像素单元行数增加，载流子从存储扩散区(sd)106也可以通过第二转移管m3完全转移到浮动扩散区(floatingdiffusion，fd)108。
附图说明
63.为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
64.图1是现有一种6t型全局快门cmos图像传感器的像素单元电路的结构示意图；
65.图2是本发明的全局快门cmos图像传感器一实施例的像素单元电路的结构示意
图；
66.图3是本发明的全局快门cmos图像传感器一实施例的像素单元沿aa’方向的能势图。
具体实施方式
67.下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
68.实施例一
69.如图2所示，全局快门cmos图像传感器包括前后依次排列的n行像素单元，各像素单元包括依次排布的第一复位区105、全局快门晶体管m1、光电二极管(photo diode，pd)、第一转移管m2、存储扩散区(storage diffusion，sd)106、第二转移管m3、浮动扩散区(floating diffusion，fd)108、复位管m4及第二复位区109；
70.所述光电二极管(pd)包括第二导电类型的半导体层101，及形成在所述半导体层101顶部的第一导电类型的第一感光掺杂区103；
71.所述存储扩散区(sd)106具有第一导电类型掺杂，所述第一感光掺杂区103和所述存储扩散区(sd)106之间的所述半导体层101的顶部形成有第一转移管m2的栅极结构；
72.所述第一复位区105具有第一导电类型掺杂，所述第一复位区105用于和电源电压vdd 连接，所述第一感光掺杂区103和所述第一复位区105之间的所述半导体层101的顶部形成有全局快门晶体管m1的栅极结构；
73.在所述第一感光掺杂区103的表面形成有第二导电类型掺杂的钉扎层104；
74.所述浮动扩散区(floating diffusion，fd)108和所述存储扩散区(sd)106之间的所述半导体层101的顶部形成有第二转移管m3的栅极结构；
75.所述复位管m4的栅极结构设置在所述浮动扩散区108和第二复位区109之间；
76.所述第二复位区109具有第一导电类型掺杂，所述第二复位区109和电源电压vdd连接；
77.所述浮动扩散区108和所述第二复位区都形成在第二导电类型阱107中；
78.所述n行像素单元的前m行的存储扩散区(sd)106的第一导电类型掺杂的浓度小于剩余的后n-m行的存储扩散区(sd)106的第一导电类型掺杂的浓度，n为大于10的整数，m为小于或等于n/2的整数。
79.第一导电类型为n型，第二导电类型为p型；或者，
80.第一导电类型为p型，第二导电类型为n型。
81.实施例一全局快门cmos图像传感器，采用非均匀存储扩散区(sd)106掺杂来降低存储点的漏电，保证随光电二极管(pd)深度增加，像素增加时，后面读取行的载流子可以全部转移到存储扩散区(sd)106，并保证全局快门晶体管m1开启时，不引起存储扩散区(sd)106中载流子的丢失，并保证逐行(row by row)读出时，即便像素单元行数增加，载流子从存储扩散区(sd)106也可以通过第二转移管m3完全转移到浮动扩散区(floating diffusion，fd) 108。
82.实施例二
83.基于实施一的全局快门cmos图像传感器，所述n行像素单元的前m行的存储扩散区106 的第一导电类型掺杂的浓度，近光电二极管(pd)侧小于近浮动扩散区(fd)侧。
84.实施例三
85.基于实施一的全局快门cmos图像传感器，所述半导体层101为硅层；
86.所述第一感光掺杂区103为离子注入区；
87.所述半导体层101中形成有第一导电类型的第一感光轻掺杂区1030；
88.第一感光轻掺杂区1030位于所述第一感光掺杂区103下方，并横向延伸到第一转移管m2 下方；
89.第一感光轻掺杂区1030的掺杂浓度小于第一感光掺杂区103的掺杂浓度。
90.实施三的全局快门cmos图像传感器，使后照式(bsi)结构光电二极管(pd)可以捕获更多光。
91.实施例四
92.基于实施一的全局快门cmos图像传感器，所述cmos图像传感器的各所述像素单元还包括放大管m5和选择管m6；
93.所述放大管m5的栅极连接所述浮动扩散区108；
94.所述放大管m5的源极输出放大信号；
95.所述放大管m5的漏极连接电源电压vdd；
96.所述选择管m6用于选择将所述放大管m5输出的放大信号进行输出；
97.所述选择管m6的栅极连接选择信号rs。
98.较佳的，在所述cmos图像传感器的各所述像素单元的周侧环绕有浅沟槽隔离102结构。
99.较佳的，所述栅极结构由栅介质层110和多晶硅栅111叠加而成。
100.实施例五
101.实施一的全局快门cmos图像传感器的制造方法，全局快门cmos图像传感器的n行像素单元的存储扩散区(sd)106进行二次浅层离子注入；
102.第一次浅层离子注入为第一导电类型的离子注入，对全部n行像素单元进行；
103.第二次浅层离子注入为第二导电类型的离子注入，仅对前m行像素单元的存储扩散区 (sd)106进行。
104.实施二的全局快门cmos图像传感器的制造方法，全局快门cmos图像传感器的存储扩散区(sd)106进行二次离子注入；第一次为第一导电类型的浅层离子注入，对全部n行像素单元进行，第一次的浅层离子注入使存储扩散区(sd)106的漏电在全局快门晶体管m1开启时间内，存储扩散区(sd)106的载流子不被转移；第二次利用额外的掩膜版进行第二导电类型的浅层离子注入，仅对n行像素单元的前m行的存储扩散区(sd)106进行，第二次注入将其进行反型的注入，来降低存储扩散区(sd)106漏电。
105.由图3可见，新增加的非对称的反型注入，增加了存储扩散区(sd)106靠近光电二极管(pd) 区域的势垒。实施二的全局快门cmos图像传感器的制造方法，通过进行两次离子注入形成非对称、非均匀的存储扩散区(sd)106的方式，来降低小尺寸全局快门高像素近红外cmos图像传感器光电二极管复位和逐行读取时间增加引起的漏电问题，从而改善图像质
量，保证cmos 图像传感器实现小尺寸、高像素、全局近红外。
106.实施例六
107.基于实施五的全局快门cmos图像传感器的制造方法，第一次浅层离子注入，是在整个存储扩散区(sd)106进行注入，
108.第二次浅层离子注入，是在存储扩散区(sd)106的邻接第一转移管m2处进行注入。
109.实施六的全局快门cmos图像传感器的制造方法，可以保证对于后续实际读取时，从存储扩散区(sd)106到浮动扩散区(fd)108的载流子转移不受全局快门晶体管m1开启影响而且形成内部的势，可以增加读取的速度。
110.实施例七
111.基于实施五的全局快门cmos图像传感器的制造方法，第一导电类型为n型，第二导电类型为p型；
112.存储扩散区106的第一次浅层离子注入，杂质为磷(p)，能量为15kev～45kev，剂量为 1e12～4e13；
113.存储扩散区106的第二次浅层离子注入，杂质为硼(b)，能量为5kev～10kev，剂量为 5e13～1e15。
114.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。