导电性测试结构、薄膜晶体管阵列基板及显示面板的制作方法

1.本发明涉及显示技术领域，尤其涉及一种导电性测试结构、该导电性测试结构所应用的薄膜晶体管阵列基板及包括该薄膜晶体管阵列基板的显示面板。


背景技术：

2.液晶显示面板包括相对设置的阵列基板和彩色滤光基板。在阵列基板和彩色滤光基板对盒之后，需要利用测试点测试阵列基板和彩色滤光基板中的线路(例如栅极线、数据线、非显示区走线等)是否可用。
3.传统的线路测试方式是采用探针与所述测试点电接触，通过探针输入测试信号测试所述阵列基板和彩色滤光基板中的线路是否正常导电。但，探针为刚性结构，若操作不当易刮伤所述测试点，致使液晶显示面板在工作过程中电信号传导不良。


技术实现要素：

4.本发明一方面提供一种导电性测试结构，用于测试显示面板中目标走线导电性，所述显示面板还包括控制器；所述导电性测试结构包括：
5.第一导电层，所述第一导电层包括至少一第一走线和至少一第二走线，所有第一走线及所有第二走线并联，每一第一走线和每一第二走线电连接于所述目标走线及所述控制器之间；
6.第二导电层，所述第二导电层与所述至少一第一走线电连接，所述第二导电层与所述至少一第二走线电绝缘，所述第二导电层用于传输检测信号至所述至少一第一走线，以检测所述控制器与所述目标走线之间的导电性。
7.本发明另一方面提供一种薄膜晶体管阵列基板，包括：
8.玻璃基板，所述玻璃基板定义有相互拼接的显示和非显示区，所述显示区设置有目标走线，所述非显示区设置有控制器；以及
9.导电性测试结构，所述导电性测试结构为如上述。
10.本发明另一方面提供一种显示面板，包括：
11.彩膜基板；
12.阵列基板，所述阵列基板为如上述的阵列基板；以及
13.液晶层，位于所述彩膜基板及所述阵列基板之间，所述彩膜基板、所述液晶层及所述阵列基板配合以显示图像。
14.上述的导电性测试结构，通过配置与第一走线并联的第二走线，即便在测试显示面板的目标走线导电性过程中划伤第一走线，控制器输出的电信号也可正常传输至所述目标走线。
附图说明
15.图1为本发明实施例提供的显示面板的结构示意图。
16.图2为本发明实施例提供的薄膜晶体管阵列基板的平面结构示意图。
17.图3a为本发明实施例提供的导电性测试结构的平面结构示意图。
18.图3b为图3a沿线d-d的剖面结构示意图。
19.图4a为本发明实施例提供的导电性测试结构在步骤s1时的平面结构示意图。
20.图4b为图4a沿线a-a的剖面结构示意图。
21.图5a为本发明实施例提供的导电性测试结构在步骤s2时的平面结构示意图。
22.图5b为图5a沿线b-b的剖面结构示意图。
23.图6a为本发明实施例提供的导电性测试结构在步骤s3时的平面结构示意图。
24.图6b为图6a沿线c-c的剖面结构示意图。
25.主要元件符号说明
26.显示面板
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
10
27.彩膜基板
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20
28.薄膜晶体管阵列基板
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
30
29.玻璃基板
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
31
30.显示区
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
311
31.非显示区
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
312
32.控制器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
32
33.导电性测试结构
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
33
34.第一导电层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
331
35.第一走线
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
332
36.第二走线
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
333
37.第二导电层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
335
38.第三导电层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
337
39.第一绝缘层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
334
40.第二绝缘层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
338
41.第一通孔
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
336
42.第二通孔
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
339
43.栅极扫描线
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
gl1、gl2、glm44.数据线
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
sl1、sl2、sln45.液晶层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
40
46.如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
47.请参阅图1，显示面板10包括彩膜基板20、与彩膜基板20相对设置的薄膜晶体管阵列基板30以及位于彩膜基板20和薄膜晶体管阵列基板30之间的液晶层40。液晶层40中包括密集排列的液晶分子。彩膜基板20与薄膜晶体管阵列基板30之间形成电压差时液晶分子旋转。所述电压差不同，液晶分子旋转角度不同。通过控制所述电压差的改变可控制触控显示面板10显示不同的图像。触控显示面板10展示图像的一侧为彩膜基板20远离薄膜晶体管阵列基板30的一侧。显示面板10中还包括其他必要元件，本实施例中仅对部分元件进行阐述。
48.请一并参阅图1和图2，薄膜晶体管阵列基板30包括玻璃基板31。玻璃基板31上定义有相互拼接的显示区311和非显示区312，非显示区312围绕显示区311边缘。显示区311为显示面板10工作时可展示图像的区域。非显示区312为显示面板10工作时不可展示图像的区域，通常用于设置显示面板10中由不透明材料(例如金属、塑料等)制成的元件。通常设置边框覆盖非显示区312以提高显示面板美观性。
49.请继续参阅图2，玻璃基板31显示区311内设置有多条栅极扫描线gl1～glm和多条数据线sl1～sln。栅极扫描线gl1～glm相互间隔平行排列，数据线sl1～sln相互间隔平行排列，多条栅极扫描线gl1～glm与多条数据线sl1～sln延伸方向相互垂直。定义上述的多条栅极扫描线gl1～glm和多条数据线sl1～sln为目标走线。
50.于本发明一实施例中，所述目标走线为上述的多条栅极扫描线gl1～glm或为上述的多条数据线sl1～sln，例如本实施例中，目标走线为上述的多条栅极扫描线gl1～glm。于本发明另一实施例中，所述目标走线包括多条栅极扫描线gl1～glm和多条数据线sl1～sln。于本发明另一实施例中，所述目标走线还可包括显示面板10内除了多条栅极扫描线gl1～glm和多条数据线sl1～sln之外的其他导电线路。
51.请继续参阅图2，玻璃基板31非显示区312内设置有控制器32和导电性测试结构33。导电性测试结构33电连接于控制器32和所述目标走线之间。多条栅极扫描线gl1～glm和多条数据线sl1～sln电连接于控制器32。控制器32用于输出栅极扫描信号至多条栅极扫描线gl1～glm，并用于输出图像数据至多条数据线sl1～sln。
52.本实施例中，导电性测试结构33电连接于控制器32和多条栅极扫描线gl1～glm之间。目标走线包括多条数据线sl1～sln时，导电性测试结构33电连接于控制器32和多条数据线sl1～sln之间。
53.请一并参阅图3a和图3b，导电性测试结构33包括第一导电层331。第一导电层331包括相互并联的一第一走线332和一第二走线333。第一走线332和第二走线333一端电连接所述目标走线，另一端电连接控制器32。于其他实施例中，第一导电层331可包括多条第一走线332和/或多条第二走线333。
54.请继续参阅图3a和图3b，导电性测试结构33还包括部分覆盖第一导电层331的第一绝缘层334以及位于第一绝缘层334远离第一导电层331一侧上的第二导电层335。也即，第一绝缘层334位于第一导电层331和第二导电层335之间。
55.请继续参阅图3a和图3b，导电性测试结构33还包括第三导电层337和第二绝缘层338。第三导电层337位于第一导电层331和第二导电层335之间。第二绝缘层338位于第一导电层331和第三导电层337之间。
56.第二绝缘层338覆盖第二走线333从而使得第二走线333与第三导电层337电绝缘。第一绝缘层334部分覆盖第三导电层337。第一绝缘层334未覆盖第三导电层337的位置与第二绝缘层338直接接触。
57.第一绝缘层334和第二绝缘层338上覆盖第一走线332的位置开设有多个第一通孔336。每一第一通孔336贯穿第一绝缘层334和第二绝缘层338并使第一走线332相对第一绝缘层334和第二绝缘层338裸露。第二导电层335与第一走线332相对第一绝缘层334和第二绝缘层338裸露的部分电接触。
58.第一绝缘层334上还开设有多个第二通孔339。每一第二通孔339贯穿第一绝缘层
334并使第三导电层337相对第一绝缘层334裸露。第二导电层335与第三导电层337相对第一绝缘层334裸露的部分电接触，从而建立起第一导电层331与第三导电层337之间的电连接。
59.本实施例中，第一导电层331(也即，第一走线332和第二走线333)和第三导电层337为金属，第二导电层335为氧化铟锡(ito)。于其他实施例中，第一导电层331、第二导电层335及第三导电层337可为其他导电材料。
60.以下对导电性测试结构33的制作方法进行阐述。
61.请一并参阅图4a和图4b，步骤s1中，在玻璃基板31一表面上形成第一导电层331，具体的，可先形成一整层金属层，并蚀刻所述金属层以分别形成第一走线332和第二走线333。
62.请一并参阅图5a和图5b，步骤s2中，在第一导电层331远离玻璃基板31一侧形成第二绝缘层338。第二绝缘层338至少部分覆盖第一走线332和第二走线333。并在第二绝缘层338远离玻璃基板31一侧形成第三导电层337。
63.请一并参阅图6a和图6b，步骤s3中，在第三导电层337远离玻璃基板31一侧形成第一绝缘层334。第一绝缘层334完全覆盖第三导电层337和第二绝缘层338。
64.步骤s4中，形成同时贯穿第一绝缘层334和第二绝缘层338的第一通孔336，并形成贯穿第一绝缘层334的第二通孔339。第一走线332通过每一第一通孔336相对第一绝缘层334和第二绝缘层338裸露。第三导电层337通过每一第二通孔339相对第一绝缘层334裸露。
65.进一步地，在第一绝缘层334远离玻璃基板31的一面形成第二导电层335，第二导电层335通过每一第一通孔336与第一走线332电连接，并通过每一第二通孔339与第三导电层337电连接。形成第二导电层335后的导电性测试结构33如图3a和图3b所示。
66.请再参阅图3a和图3b，本实施例提供的导电性测试结构33，用于在彩膜基板20和薄膜晶体管阵列基板30对盒之后测试显示面板10内部的目标走线的导电性，检验目标走线是否可正常传输信号。测试过程中，通过显示面板10外部的探针接触第二导电层335远离第一导电层331的表面，从而建立探针与第二导电层335的电连接，然后通过探针输入测试信号至第二导电层335。若显示面板10内部的目标走线正常导电，则所述测试信号可依次由探针、第二导电层335、第一导电层331(包括第一走线332和第二走线333)及目标走线传导至显示面板10显示区311内的元器件，显示面板10被点亮。若显示面板10无法被点亮，则表示显示面板10中目标走线异常，需要针对性排除障碍。
67.通常，测试用的探针为刚性结构，在接触第二导电层335(为了准确传输测试信号，探针通常接触第二导电层335伸入第一通孔336的位置)时，易划伤第二导电层335。且实际产品中，第二导电层335较薄，若操作探针不当，甚至有划伤第二导电层335下方的第一走线332的风险。而第一走线332直接电连接控制器32和显示区311内的目标走线，若第一走线332被划伤，导电性将受到影响，从而导致控制器32的信号无法通过第一走线332输出至显示区311内的目标走线。
68.一方面，本实施例提供的导电性测试结构33，通过设置与第一走线并联的第二走线333改善上述问题。
69.若第一走线在测试过程中被探针划伤致使无法正常传输电信号，则控制器32输出的电信号可通过第二走线333传输至显示区311内的目标走线。由于第二走线333上还覆盖
有第一绝缘层334、第二绝缘层338和第三导电层337，探针难以触及第二走线333，可有效保护第二走线333不被探针划伤。
70.另一方面，本实施例提供的导电性测试结构33，通过设置第三导电层337也可改善上述问题。
71.为了避免划伤第一走线332，可将探针接触第二导电层335伸入第二通孔339的位置，探针难以同时划伤第二导电层335和第三导电层337。即便探针划伤了第二导电层335，由于第三导电层337通过第二导电层335与第一走线332电连接，还是可通过第三导电层337传输来自探针的测试信号至第一走线332。且由于探针接触的是第二导电层335伸入第二通孔339的位置，无法对第一走线332造成破坏，测试完成后，第一走线332可正常传输控制器32输出的电信号至显示区311的目标走线。
72.于一变更实施例中，导电性测试结构33可不包括第一绝缘层334和第三导电层337。于该实施例中，第二导电层335设置于第二绝缘层338远离玻璃基板31的一侧并与第二绝缘层338直接接触，第二导电层335通过每一第一通孔336与第一走线332相对第二绝缘层338裸露的部分电接触。该实施例中，导电性测试结构33整体厚度较小，且制程较简单。
73.因此，本实施例提供的导电性测试结构33，有利于改善因测试线路导电性过程中操作不当造成显示面板10中线路电信号传导不良的技术问题。
74.本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。