芯片内部的待测节点检测电路的制作方法

技术特征：
1.芯片内部的待测节点检测电路，其特征在于，包括比较器comp1～compn 1、电阻r1～rn 2、反相器inv1～invn 1、与非门nand1～nandn、或非门nor1～norn、开关sw1～swn和nmos管m1；测试电路的使能信号线ctrl同时连接nmos管m1的栅极、反相器invn 1的输入端和比较器comp1～compn 1的使能端；电阻r1～rn 2串联，电阻r1连接nmos管m1的漏端，电阻rn 2连接电源vdd，nmos管m1的源端接地；芯片输入检测焊盘padin同时连接比较器comp1～compn 1的正相输入端，任一个比较器compi的反相输入端连接ri和ri 1的连接节点，i＝1,2,...,n 1；反相器invn 1的输出端同时连接反相器inv1～invn的输入端；反相器inv1～invn的输出端相对应的和与非门nand1～nandn的一输入端分别一一连接；比较器comp1～compn的输出端相对应的和与非门nand1～nandn的另一输入端一一对应连接；与非门nand1～nandn的输出端相对应和或非门nor1～norn的一输入端分别一一连接；比较器comp2～compn 1的输出端相对应的和nor1～norn的另一输入端分别一一连接；或非门nor1～norn的输出端相对应的和开关sw1～swn的控制端分别一一连接；开关sw1～swn的一端相对应的和芯片内部待测节点tpi1～tpn分别一一连接；开关sw1～swn的另一端相对应的和输出端口tpo1～tpo15分别一一连接；输出端口tpo1～tpo15同时连接芯片输出检测焊盘padout。2.根据权利要求1所述芯片内部的待测节点检测电路，其特征在于，电阻r1～rn 2的阻值相等。

技术总结
芯片内部的待测节点检测电路，属于集成电路领域，本实用新型为解决传统的芯片内部待检测节点检测方式不利于减小单块芯片的面积成本和增加焊盘功能的复用率的问题。本实用新型包括比较器COMP1～COMPn 1、电阻R1～Rn 2、反相器INV1～INVn 1、与非门NAND1～NANDn、或非门NOR1～NORn、开关SW1～SWn和NMOS管M1，只需要一个输入指引焊盘PAD和一个输出检测焊盘PAD，就能够对芯片内的多个待测节点进行电流电压的测试。电压的测试。电压的测试。


技术研发人员：谢勇坚 方永松 黄建宝 庄艳萍
受保护的技术使用者：厦门科技产业化集团有限公司
技术研发日：2021.08.03
技术公布日：2022/2/8