一种SMBus信号的测试方法、装置、设备及可读介质与流程

一种smbus信号的测试方法、装置、设备及可读介质
技术领域
1.本发明涉及计算机领域，并且更具体地涉及一种smbus信号的测试方法、装置、设备及可读介质。


背景技术：

2.当今时代不仅时钟频率日益增高，信号完整性问题变得更为严重，设计人员用来解决信号完整性问题和设计新产品的时间也日益缩短。产品设计人员将一件产品投入市场只有一次机会，所以该产品必须第一次就能运行成功。为保证服务器的平稳运行以及服务器各接口与各部件的完好使用，测量服务器各路信号是重要的一环。smbus是system management bus的缩写，译为系统管理总线，smbus是一种二线制串行总线，1996年第一版规范开始商用。它大部分基于i2c总线规范，和i2c一样，smbus不需增加额外引脚，创建该总线主要是为了增加新的功能特性，但只工作在100khz且专门面向智能电池管理应用。
3.目前针对于smbus信号的信号完整性测试以及判定需要较为繁琐的过程。在服务器上smbus信号通常用于bmc或cpu和其从芯片之间的通信，每一路smbus信号有其单独的地址进行区分，并且有较多时序上的要求，主从芯片之间还有读写之间区分，测试起来较为复杂困难，测试起来较为繁琐以及浪费人力和时间。


技术实现要素：

4.有鉴于此，本发明实施例的目的在于提出一种smbus信号的测试方法、装置、设备及可读介质，通过使用本发明的技术方案，能够增加smbus信号测试的准确度，减少测试smbus信号的时间及人力，降低手动测试导致的抖动及误差。
5.基于上述目的，本发明的实施例的一个方面提供了一种smbus信号的测试方法，包括以下步骤：
6.根据测试波形判断smbus信号的开始和结束；
7.识别smbus的地址，并判断地址中最后一位的值；
8.根据地址中最后一位的值测量smbus信号的时序，并判断测量到的时序是否满足时序阈值；
9.响应于测量到的时序满足时序阈值，确定smbus信号完整。
10.根据本发明的一个实施例，根据测试波形判断smbus信号的开始和结束包括：
11.分别测量clk信号和data信号；
12.将clk信号高电平时的data信号由高到低的波形作为smbus信号的开始；
13.将clk信号高电平时的data信号由低到高的波形作为smbus信号的结束。
14.根据本发明的一个实施例，识别smbus的地址，并判断地址中最后一位的值包括：
15.识别smbus的地址；
16.响应于smbus的地址的最后1位为0，确定为写信号；
17.响应于smbus的地址的最后1位为1，确定为读信号。
18.根据本发明的一个实施例，smbus的地址为8位地址。
19.本发明的实施例的另一个方面，还提供了一种smbus信号的测试的装置，装置包括：
20.判断模块，判断模块配置为根据测试波形判断smbus信号的开始和结束；
21.识别模块，识别模块配置为识别smbus的地址，并判断地址中最后一位的值；
22.测量模块，测量模块配置为根据地址中最后一位的值测量smbus信号的时序，并判断测量到的时序是否满足时序阈值；
23.输出模块，输出模块配置为响应于测量到的时序满足时序阈值，确定smbus信号完整。
24.根据本发明的一个实施例，判断模块还配置为：
25.分别测量clk信号和data信号；
26.将clk信号高电平时的data信号由高到低的波形作为smbus信号的开始；
27.将clk信号高电平时的data信号由低到高的波形作为smbus信号的结束。
28.根据本发明的一个实施例，识别模块还配置为：
29.识别smbus的地址；
30.响应于smbus的地址的最后1位为0，确定为写信号；
31.响应于smbus的地址的最后1位为1，确定为读信号。
32.根据本发明的一个实施例，smbus的地址为8位地址。
33.本发明的实施例的另一个方面，还提供了一种计算机设备，该计算机设备包括：
34.至少一个处理器；以及
35.存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行时实现上述任意一项方法的步骤。
36.本发明的实施例的另一个方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述任意一项方法的步骤。
37.本发明具有以下有益技术效果：本发明实施例提供的smbus信号的测试方法，通过根据测试波形判断smbus信号的开始和结束；识别smbus的地址，并判断地址中最后一位的值；根据地址中最后一位的值测量smbus信号的时序，并判断测量到的时序是否满足时序阈值；响应于测量到的时序满足时序阈值，确定smbus信号完整的技术方案，能够增加smbus信号测试的准确度，减少测试smbus信号的时间及人力，降低手动测试导致的抖动及误差。
附图说明
38.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
39.图1为根据本发明一个实施例的smbus信号的测试方法的示意性流程图；
40.图2为根据本发明一个实施例的测试工具支架的示意图；
41.图3为根据本发明一个实施例的smbus信号的测试的装置的示意图；
42.图4为根据本发明一个实施例的计算机设备的示意图；
43.图5为根据本发明一个实施例的计算机可读存储介质的示意图。
具体实施方式
44.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
45.基于上述目的，本发明的实施例的第一个方面，提出了一种smbus信号的测试方法的一个实施例。图1示出的是该方法的示意性流程图。
46.如图1中所示，该方法可以包括以下步骤：
47.s1根据测试波形判断smbus信号的开始和结束。
48.测试smbus信号时，首先需判断smbus信号的开始和结束，并通过此判断量测到正确的时序部分。通过探棒工具进行信号点测，分别测量clk信号和data信号，并使用自动化软件保存测试波形，其中开始条件为clk信号高电平时的data信号由高到低，结束条件为clk信号高电平时的data信号由低到高，抓取到相应的波形后设置好大于4μs的裕量。
49.s2识别smbus的地址，并判断地址中最后一位的值。
50.smbus信号的开始和结束判定成功后进而识别smbus的地址，找到对应的地址后开始量测时序，其中地址位为8位，最后一位作为读写位，第8位为0时为写信号，第8位为1时为读信号。
51.s3根据地址中最后一位的值测量smbus信号的时序，并判断测量到的时序是否满足时序阈值。
52.判断地址最后一位的读写是为了保证信号完整性测试的规范度，针对于信号的测试应该点测到信号的接收端，因此测试写的信号时应点测接收端的从芯片，而读信号应测试接收端的主芯片，判定好读写后测试smbus信号的建立保持时间以及tbuf(防止误判smbus信号开始和结束条件)。测试建立保持时间时应根据读写进行判断，因为测试写的信号时从地址位开始即已经测试建立保持时间，但读的信号只有第8位之后的才是真正读的信号，前7位依旧是写信号。将测量的时序与spec进行对比，并生成测试报告。
53.s4响应于测量到的时序满足时序阈值，确定smbus信号完整。
54.已知传统的测试方法需要同时手持两个探棒进行点测且同时接地，人为操作较为困难并且很容易导致服务器短路，因此本发明的实施例设计一款支架配合测试，主体结构如图2所示，整体主要由三个部分组成：其中
①
为整体支架结构，可借助中间的连接器进行角度的调节。
②
部分为可伸缩的滑轨设计，可控制两根探棒之间的距离。
③
为探棒夹具，探棒可插在夹具顶端的空心圆柱内并固定，同样配以角度的调节，夹具可随滑轨伸缩移动。利用此装置，可以解决需要同时点测多根探棒的问题，一个人便可以完成信号的点测并减少人为抖动带来的误差以及风险。
55.通过本发明的技术方案，能够增加smbus信号测试的准确度，减少测试smbus信号的时间及人力，降低手动测试导致的抖动及误差。
56.在本发明的一个优选实施例中，根据测试波形判断smbus信号的开始和结束包括：
57.分别测量clk信号和data信号；
58.将clk信号高电平时的data信号由高到低的波形作为smbus信号的开始；
59.将clk信号高电平时的data信号由低到高的波形作为smbus信号的结束。
60.在本发明的一个优选实施例中，识别smbus的地址，并判断地址中最后一位的值包括：
61.识别smbus的地址；
62.响应于smbus的地址的最后1位为0，确定为写信号；
63.响应于smbus的地址的最后1位为1，确定为读信号。判断地址最后一位的读写是为了保证信号完整性测试的规范度，针对于信号的测试应该点测到信号的接收端，因此测试写的信号时应点测接收端的从芯片，而读信号应测试接收端的主芯片。
64.在本发明的一个优选实施例中，smbus的地址为8位地址。
65.通过本发明的技术方案，能够增加smbus信号测试的准确度，减少测试smbus信号的时间及人力，降低手动测试导致的抖动及误差。
66.需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，上述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中存储介质可为磁碟、光盘、只读存储器(read-only memory，rom)或随机存取存储器(random access memory，ram)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
67.此外，根据本发明实施例公开的方法还可以被实现为由cpu执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被cpu执行时，执行本发明实施例公开的方法中限定的上述功能。
68.基于上述目的，本发明的实施例的第二个方面，提出了一种smbus信号的测试的装置，如图3所示，装置200包括：
69.判断模块201，判断模块201配置为根据测试波形判断smbus信号的开始和结束；
70.识别模块202，识别模块202配置为识别smbus的地址，并判断地址中最后一位的值；
71.测量模块203，测量模块203配置为根据地址中最后一位的值测量smbus信号的时序，并判断测量到的时序是否满足时序阈值；
72.输出模块204，输出模块204配置为响应于测量到的时序满足时序阈值，确定smbus信号完整。
73.在本发明的一个优选实施例中，判断模块201还配置为：
74.分别测量clk信号和data信号；
75.将clk信号高电平时的data信号由高到低的波形作为smbus信号的开始；
76.将clk信号高电平时的data信号由低到高的波形作为smbus信号的结束。
77.在本发明的一个优选实施例中，识别模块202还配置为：
78.识别smbus的地址；
79.响应于smbus的地址的最后1位为0，确定为写信号；
80.响应于smbus的地址的最后1位为1，确定为读信号。
81.在本发明的一个优选实施例中，smbus的地址为8位地址。
82.基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备。图4示出的是本发明提供的计算机设备的实施例的示意图。如图4所示，本发明实施例包括如下装置：
至少一个处理器21；以及存储器22，存储器22存储有可在处理器上运行的计算机指令23，指令由处理器执行时实现以下方法：
83.根据测试波形判断smbus信号的开始和结束；
84.识别smbus的地址，并判断地址中最后一位的值；
85.根据地址中最后一位的值测量smbus信号的时序，并判断测量到的时序是否满足时序阈值；
86.响应于测量到的时序满足时序阈值，确定smbus信号完整。
87.在本发明的一个优选实施例中，根据测试波形判断smbus信号的开始和结束包括：
88.分别测量clk信号和data信号；
89.将clk信号高电平时的data信号由高到低的波形作为smbus信号的开始；
90.将clk信号高电平时的data信号由低到高的波形作为smbus信号的结束。
91.在本发明的一个优选实施例中，识别smbus的地址，并判断地址中最后一位的值包括：
92.识别smbus的地址；
93.响应于smbus的地址的最后1位为0，确定为写信号；
94.响应于smbus的地址的最后1位为1，确定为读信号。
95.在本发明的一个优选实施例中，smbus的地址为8位地址。
96.基于上述目的，本发明实施例的第四个方面，提出了一种计算机可读存储介质。图5示出的是本发明提供的计算机可读存储介质的实施例的示意图。如图5所示，计算机可读存储介质s31存储有被处理器执行时执行如下方法的计算机程序s32：
97.根据测试波形判断smbus信号的开始和结束；
98.识别smbus的地址，并判断地址中最后一位的值；
99.根据地址中最后一位的值测量smbus信号的时序，并判断测量到的时序是否满足时序阈值；
100.响应于测量到的时序满足时序阈值，确定smbus信号完整。
101.在本发明的一个优选实施例中，根据测试波形判断smbus信号的开始和结束包括：
102.分别测量clk信号和data信号；
103.将clk信号高电平时的data信号由高到低的波形作为smbus信号的开始；
104.将clk信号高电平时的data信号由低到高的波形作为smbus信号的结束。
105.在本发明的一个优选实施例中，识别smbus的地址，并判断地址中最后一位的值包括：
106.识别smbus的地址；
107.响应于smbus的地址的最后1位为0，确定为写信号；
108.响应于smbus的地址的最后1位为1，确定为读信号。
109.在本发明的一个优选实施例中，smbus的地址为8位地址。
110.此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
111.此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实
现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
112.本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
113.在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括ram、rom、eeprom、cd-rom或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(dsl)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、dsl或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(cd)、激光盘、光盘、数字多功能盘(dvd)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
114.以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
115.应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
116.上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
117.本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
118.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。