一种超低电容ESD保护器件及其制备方法与流程

一种超低电容esd保护器件及其制备方法
技术领域
1.本技术实施例涉及半导体技术领域，具体涉及一种超低电容esd保护器件及其制备方法。


背景技术：

2.随着高速传输接口的发展，数据传输速率越来越高，为了实现更快传输速度，数据传输端口的控制芯片必须采用更先进的工艺来设计制造，但这也使得控制芯片能够承受esd(静电释放)侵袭的能力快速下降。再加上流行的数据传输端口是即插即用类型，这种热插入动作带来的静电往往是导致电子系统运行异常甚至端口组件损坏的罪魁祸首。因此必须使用额外的esd保护元件，对芯片进行静电保护，防止esd对芯片的损害。
3.高速端口被广泛用于传输视频和音频数据，数据传输容错率越严格，esd保护器件必须保证电容尽可能足够低来保证传输信号的完整性，在制造超低电容的esd保护半导体器件的过程中，其中一个方法就是尽可能降低外延层浓度，使得pn结耗尽层扩展更加充分，来降低结电容。但是随着外延浓度的降低，氧化层中的正电荷缺陷会很容易在硅表面吸引负电荷形成n型积累层，抑制了表面浓度的降低使得电容的下降受到限制。


技术实现要素：

4.本技术实施例的目的在于提供一种超低电容esd保护器件及其制备方法，本技术通过工艺调整以及改善，降低氧化层中正电荷缺陷，减少硅表面的负电荷，降低硅表面浓度，从而实现超低电容的目标。
5.第一方面，本技术实施例提供了一种超低电容esd保护器件的制备方法，包括，
6.在衬底上形式第一掺杂类型的外延层；
7.在外延层远离所述衬底的表面在预设温度下形成阻挡氧化层；所述预设温度为1000℃～1500℃；
8.在所述外延层背离衬底的一侧形成第二掺杂类型的阱区；
9.在所述阱区形成第一掺杂类型和第二掺杂类型的注入区；
10.在所述阻挡氧化层远离外延层的表面通过低压化学气相沉积隔离氧化层；
11.在隔离氧化层对应注入区的位置形成接触孔，在所述接触孔中沉积金属以引出保护器件的阳极或阴极。
12.作为本技术的优选实施例，所述预设温度为1200℃。
13.作为本技术的优选实施例，所述形成阻挡氧化层之后，包括，在n2或ar气氛中对形成的阻挡氧化层进行退火处理。
14.作为本技术的优选实施例，每个阱区的注入区包括两个第一注入区和一个第二注入区，所述第二注入区设置在两个所述第一注入区中间，所述在阱区形成第一掺杂类型和第二掺杂类型的注入区，包括，
15.先在所述第二掺杂类型的阱区形成两个第二注入区，然后在两个注入区的中间形
成第二注入区，其中，第一注入区和第二注入区的注入类型不同。
16.作为本技术的优选实施例，所述第一注入区和第二注入区为重浓度注入区。
17.作为本技术的优选实施例，所述第一注入区为n型注入区，第二注入区为p型注入区。
18.作为本技术的优选实施例，所述第一掺杂类型为n型，所述第一掺杂类型为p型。
19.与现有技术相比，本技术实施例提供了一种超低电容esd保护器件的制备方法，在一般esd器件制造工艺中，有两个层次的氧化层，先是厚度100纳米以内的比较薄的阻挡氧层，然后是较厚的1000纳米～2000纳米的等离子体增强化学的气相沉积法形成的隔离氧化层，普通阻挡氧层热氧化温度为800℃～1000℃，存在比较高的正电荷缺陷，本技术通过提高氧化温度到1200℃左右，氧化后在n2或ar气氛中退火，有效抑制氧空位的形成，减少氧化层中正电荷，隔离氧化层常规工艺为等离子体增强化学气相沉积法形成，反应过程中的c和h成分是电荷形成的原因，足够多的热过程会使它们扩散到sio2/si界面处，本技术将隔离氧化层工艺更换成低压化学气相沉积氧化层，其反应过程中c和h成分相比之下更少，固定电荷更少，这样淡掺杂的硅外延之上的氧化层都尽可能降到最低，正电荷在硅表面吸引的负电荷变少，n型外延表面浓度更低，从而器件可以获得更低的电容。
20.第二方面，本技术实施例提供了一种超低电容esd保护器件，所述保护器件通过第一方面任一项所述的超低电容esd保护器件制备方法制备得到。
21.所述保护器件包括衬底，外延层和阱区；
22.所述外延层远离所述衬底的表面设置有阻挡氧化层，所述阱区设置在所述外延层背离衬底的一侧；所述阱区设置有第一掺杂类型和第二掺杂类型的注入区，所述阻挡氧化层远离外延层的表面设置有隔离氧化层；在所述注入区的位置通过金属引出保护器件的阳极或阴极。
23.与现有技术相比，第二方面提供的一种超低电容esd保护器件与第一方面的提供的技术方案相同，在此不再赘述。
附图说明
24.以示例的方式参考以下附图描述本发明的非限制性且非穷举性实施方案，其中：
25.图1示出了本技术实施例提供的一种超低电容esd保护器件及其制备方法的流程示意图；
26.图2至图7示出本技术实施例每个工艺步骤形成的产品结构示意图。
具体实施方式
27.为了使本发明的上述以及其他特征和优点更加清楚，下面结合附图进一步描述本发明。应当理解，本文给出的具体实施方案是出于向本领域技术人员解释的目的，仅是示例性的，而非限制性的。
28.为了使本技术领域的人员更好地理解本发明的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护
的范围。
29.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
30.申请人经过研究发现，现有技术通常尽可能降低外延层浓度，使得pn结耗尽层扩展更加充分，来降低结电容，但是随着外延浓度的降低，氧化层中的正电荷缺陷会很容易在硅表面吸引负电荷形成n型积累层，抑制了表面浓度的降低使得电容的下降受到限制。
31.所以本技术通过如下的方案来制备低电容esd保护器件来解决现有技术中的问题。
32.如图1所述，本技术实施例提供了一种超低电容esd保护器件的制备方法，包括如下步骤，
33.步骤s01，在衬底上形式第一掺杂类型的外延层；
34.步骤s02，在外延层远离所述衬底的表面在预设温度下形成阻挡氧化层；所述预设温度为1000℃～1500℃；
35.步骤s03，在所述外延层背离衬底的一侧形成第二掺杂类型的阱区；
36.步骤s04，在所述阱区形成第一掺杂类型和第二掺杂类型的注入区；
37.步骤s05，在所述阻挡氧化层远离外延层的表面通过低压化学气相沉积隔离氧化层；
38.步骤s06，在隔离氧化层对应注入区的位置形成接触孔，在所述接触孔中沉积金属以引出保护器件的阳极或阴极。
39.参考图2至6所示，图2至图6为保护器件制备过程中的结构示意图；
40.参考图2，执行步骤s01，首先提供衬底01，衬底01为硅衬底或硅锗衬底，碳化硅衬底等等，随后将整个衬底01生成外延层02，在本技术实施例中外延层02为n型外延层，最后获得如图2所示结构示意图。
41.参考图3，执行步骤s02，在外延层02远离所述衬底01的表面形成阻挡氧化层03，其中，形成阻挡氧化层的温度为1000℃～1500℃，优选温度为1200℃，但是现有技术形成阻挡氧化层一般为800℃～1000℃，阻挡氧化层03中存在比较高的正电荷缺陷，本技术实施例则是通过提高氧化温度到1200℃左右，氧化后在n2或ar气氛中退火，有效抑制氧空位的形成，减少氧化层中正电荷，在本技术中阻挡氧化层03为氧化硅，形成阻挡氧化层03是用于后续形成阱区起到阻挡的作用，如果本技术的保护器件为双向保护器件，需要形成两个对称相同的阱区。
42.参考图4，执行步骤s03，在所述外延层02背离衬底01的一侧形成第二掺杂类型的阱区04，在本技术实施例中，阱区04为p型阱区，这样阱区04和外延层02之间形成pn结，在本技术中阱区04为两个，阱区04通过离子注入的方式形成，p型半导体也称为空穴型半导体，p型半导体即空穴浓度远大于自由电子浓度的杂质半导体，在纯净的硅晶体中掺入三价元素
(如硼)，使之取代晶格中硅原子的位子，就形成p型半导体。在p型半导体中，空穴为多子，自由电子为少子，主要靠空穴导电。空穴主要由杂质原子提供，自由电子由热激发形成，掺入的杂质越多，多子(空穴)的浓度就越高，导电性能就越强。
43.参考图5，执行步骤s04，在所述阱区04形成第一掺杂类型和第二掺杂类型的第一注入区05和第二注入区06，每个阱区04的注入区包括两个第一注入区05和一个第二注入区06，所述第二注入区06设置在两个所述第一注入区05中间，本技术实施例，先在所述第二掺杂类型的阱区04形成两个第一注入区05，然后在两个第一注入区05的中间形成第二注入区06，其中，第一注入区05和第二注入区06的注入类型不同，其中，第一注入区05和第二注入区06为重浓度注入区，在本技术实施例中，所述第一注入区05为n型注入区，第二注入区06为p型注入区，所述第一掺杂类型为n型，所述第二掺杂类型为p型，每个阱区04的第一注入区05和第二注入区06形成器件的阳极或阴极。
44.参考图6，执行步骤s05，在所述阻挡氧化03远离外延层02的表面通过低压化学气相沉积隔离氧化层07；隔离氧化层常规工艺为等离子体增强化学气相沉积法形成，反应过程中的c和h成分是电荷形成的原因，足够多的热过程会使它们扩散到sio2/si界面处，本技术将隔离氧化层工艺更换成低压化学气相沉积隔离氧化层，其反应过程中c和h成分相比之下更少，固定电荷更少，这样淡掺杂的硅外延之上的氧化层都尽可能降到最低，正电荷在硅表面吸引的负电荷变少，n型外延表面浓度更低，从而器件可以获得更低的电容。
45.参考图7，执行步骤s06，在隔离氧化层07对应注入区的位置刻蚀出形成接触孔，在所述接触孔中沉积金属08以引出保护器件的阳极或阴极。
46.本技术实施例提供了一种超低电容esd保护器件的制备方法，在一般esd器件制造工艺中，有两个层次的氧化层，先是厚度100纳米以内的比较薄的阻挡氧化层，然后是较厚的1000纳米～2000纳米的等离子体增强化学的气相沉积法形成的隔离氧化层，普通阻挡氧化层热氧化温度为800℃～1000℃，存在比较高的正电荷缺陷，本技术通过提高氧化温度到1200℃左右，氧化后在n2或ar气氛中退火，有效抑制氧空位的形成，减少氧化层中正电荷，隔离氧化层常规工艺为等离子体增强化学气相沉积法形成，反应过程中的c和h成分是电荷形成的原因，足够多的热过程会使它们扩散到sio2/si界面处，本技术将隔离氧化层工艺更换成低压化学气相沉积氧化层，其反应过程中c和h成分相比之下更少，固定电荷更少，这样淡掺杂的硅外延之上的氧化层都尽可能降到最低，正电荷在硅表面吸引的负电荷变少，n型外延表面浓度更低，从而器件可以获得更低的电容。
47.第二方面，如图7所示，本技术实施例提供了一种超低电容esd保护器件，所述保护器件通过第一方面任一项所述的超低电容esd保护器件制备方法制备得到。
48.所述保护器件包括衬底01，外延层02和阱区04；
49.所述外延层02远离所述衬底01的表面设置有阻挡氧化层03，所述阱区04设置在所述外延层02背离衬底的一侧；所述阱区04设置有第一掺杂类型和第二掺杂类型的注入区05和06，所述阻挡氧化层03远离外延层02的表面设置有隔离氧化层07；在所述注入区05和06的位置通过金属08引出保护器件的阳极或阴极。
50.与现有技术相比，第二方面提供的一种超低电容esd保护器件与第一方面的提供的技术方案相同，在此不再赘述。
51.以上实施方案的各个技术特征可以进行任意的组合，为使描述简洁，未对上述实
施方案中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
52.尽管结合实施方案对本发明进行了描述，但本领域技术人员应理解，上文的描述和附图仅是示例性而非限制性的，本发明不限于所公开的实施方案。在不偏离本发明的精神的情况下，各种改型和变体是可能的。