一种基于全自旋逻辑器件的数值比较器的制作方法

1.本实用新型涉及数值比较器设计领域，尤其涉及一种基于全自旋逻辑器件的数值比较器。


背景技术：

2.全自旋逻辑器件是利用电子自旋来表征信息，具有超低功耗、抗辐射、非易失性和双稳态性的特点，适用于构建逻辑电路。
3.目前的已有的数值比较器主要是利用电子电荷来表征二进制信息，由于电子遂穿、功率耗散、传输延迟等问题已越来越接近其物理极限。全自旋逻辑器件和电路研究的重点主要分为两部分：一是通过选择合适的器件材料或设计新型器件结构来减少器件功耗，提高器件开关速度；二是基于器件工作机理来设计不同的逻辑电路。目前基于全自旋逻辑器件的电路结构设计研究还相对较少，已知的电路主要包括反相器、择多逻辑门、全加器、rs触发器、d触发器等，但作为逻辑电路的一个重要组成部分-数值比较器还尚未见报道。


技术实现要素：

4.本实用新型提供一种基于全自旋逻辑器件的数值比较器，以克服上述所提的不足。
5.为了实现上述目的，本实用新型的技术方案是：
6.一种基于全自旋逻辑器件的数值比较器，所述数值比较器包括：第一输入端a、第二输入端b、输入接口电路、第一三输入择少逻辑门m31、第二三输入择少逻辑门m32、第三三输入择少逻辑门m33、第四三输入择少逻辑门m34、第五三输入择少逻辑门m35，第一输出端y0、第二输出端y1、第三输出端y2和若干反相器；
7.所述第一输入端a和第二输入端b各自通过输入接口电路连接第一三输入择少逻辑门m31、第二三输入择少逻辑门m32、第三三输入择少逻辑门m33、第四三输入择少逻辑门m34、第五三输入择少逻辑门m35；
8.顺次连接的第一三输入择少逻辑门m31和反相器构成第一信号输出电路，所述第一信号输出电路的输出端作为第一输出端y0；
9.所述第二三输入择少逻辑门m32、第三三输入择少逻辑门m33并联，并与所述第五三输入择少逻辑门m35串联，构成第二信号输出电路；所述第二信号输出电路的输出端作为第二输出端y1；
10.顺次连接第四三输入择少逻辑门m34和反相器构成第三信号输出电路，所述第三信号输出电路的输出端作为第三输出端y2；
11.进一步的，所述第一输入端a包括第一输入端第一路a1和第一输入端第二路a2；所述第二输入端b包括第二输入端第一路b1和第二输入端第二路b2。
12.进一步的，所述第一三输入择少逻辑门m31的一路输入端磁矩方向固定指向输入逻辑为0对应的方向，另外两路输入分别通过输入接口电路连接第一输入端第二路a2中反
相器的输出端和第二输入端第一路b1，反相器的输入连接所述第一三输入择少逻辑门m31的输出，反相器的输出端作为第一输出端y0。
13.进一步的，所述第二三输入择少逻辑门m32一路输入端磁矩方向固定指向输入逻辑为0对应的方向，另外两路输入分别通过输入接口电路连接第一输入端第二路a2中反相器的输出端和第二输入端第二路b2中反相器的输出端；所述第三三输入择少逻辑门m33一路输入端磁矩方向固定指向输入逻辑为0对应的方向，另外两路输入分别通过输入接口电路连接第一输入端第一路a1和第二输入端第一路b1；所述第五三输入择少逻辑门m35一路输入端磁矩方向固定指向输入逻辑为0对应的方向，另外两路输入分别为所述第二三输入择少逻辑门m32和第三三输入择少逻辑门m33的输出，所述第五三输入择少逻辑门m35的输出作为第二输出端y1。
14.进一步的，所述第四三输入择少逻辑门m34一路输入端磁矩方向固定指向输入逻辑为0对应的方向，另外两路输入分别通过输入接口电路连接第一输入端第一路a1和第二输入端第二路b2中反相器的输出端，反相器的输入连接所述第一三输入择少逻辑门m31的输出，反相器的输出端作为第三输出端y2。
15.有益效果：本实用新型的一种基于全自旋逻辑器件的数值比较器，利用输入接口电路来给电路提供输入信号，利用3输入择少逻辑门和反相器来实现数值比较功能，在信息处理、传输和存储等过程都使用电子自旋，无需附加额外的硬件结构来进行自旋信息和电荷信息间的不断转换，具有结构简单、超低功耗、抗辐射、非易失性以及可持续缩小等优点特别地，将是后cmos时代的一个重要候选者。
附图说明
16.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
17.图1为本实用新型数值比较器电路原理图；
18.图2为本实用新型全自旋逻辑器件的数值比较器平面示意图；
19.图3为本实用新型基于全自旋逻辑器件的一位数值比较器整体布局图；
20.图4为本实用新型带输入接口的asl器件结构图；
21.图5为本实用新型三输入择少逻辑门平面示意图；
22.图6a为本实用新型基于asl器件的数值比较器输出y0局部布局图；
23.图6b为本实用新型基于asl器件的数值比较器输出y1局部布局图；
24.图6c为本实用新型基于asl器件的数值比较器输出y2局部布局图；
25.图7为本实用新型输入信号和工作电压波形图。
26.其中，1、固定层；2、自由层；3、输出端磁体；4、接地；5、沟道；6、绝缘层；7、隧道层；8、磁隧道结。
具体实施方式
27.为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新
型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
28.本实施例提供了一种基于全自旋逻辑器件的数值比较器，所述数值比较器包括：第一输入端a、第二输入端b、输入接口电路、第一三输入择少逻辑门m31、第二三输入择少逻辑门m32、第三三输入择少逻辑门m33、第四三输入择少逻辑门m34、第五三输入择少逻辑门m35，第一输出端y0、第二输出端y1、第三输出端y2和若干反相器；所述第一输入端a和第二输入端b各自通过输入接口电路连接第一三输入择少逻辑门m31、第二三输入择少逻辑门m32、第三三输入择少逻辑门m33、第四三输入择少逻辑门m34、第五三输入择少逻辑门m35；顺次连接的第一三输入择少逻辑门m31和反相器构成第一信号输出电路，所述第一信号输出电路的输出端作为第一输出端y0；顺次连接的第二三输入择少逻辑门m32、第三三输入择少逻辑门m33、第五三输入择少逻辑门m35构成第二信号输出电路，所述第二信号输出电路的输出端作为第二输出端y1；顺次连接第四三输入择少逻辑门m34和反相器构成第三信号输出电路，所述第三信号输出电路的输出端作为第三输出端y2；
29.所述输入接口电路包括具有输入接口结构的asl器件。
30.具体的，本实用新型是以反相器和3输入择少逻辑门来设计数值比较器，其逻辑电路图如图1和图2所示。3输入择少逻辑门的逻辑表达式为：
[0031][0032]
而当3输入择少逻辑门的一个输入端置0时，可实现两输入与非运算，其逻辑表达式为：
[0033][0034]
其中m3表示3输入择少逻辑门。
[0035]
由式(1)和图1可得三个输出端表达式为：
[0036][0037][0038][0039]
由式(3)～(5)可得其真值表如表1所示。
[0040]
表1.一位数值比较器真值表
[0041]
[0042]
由表1可看出，当a《b时，输出y0为1；当a＝b时，输出y1为1；当a》b时，输出y2为1，三个输出端每次只能有一个输出1。
[0043]
所述asl器件包括：mtj结构和asl结构，所述mtj结构包括固定层1、自由层2、隧道层7；所述固定层1上接入电压源v
mtj
；所述隧道层7设置于所述固定层1与自由层2之间；所述自由层2一端通过接地端4接地，另一端设置于asl结构的沟道5上，且该端接入电压源v
asl
；所述asl结构包括：输出端磁体3、沟道5、绝缘层6；所述输出端磁体3设置在远离自由层2一侧的沟道上，且所述输出端磁体3接入电压源v
asl
；所述沟道5下端通过接地端4接地；所述绝缘层6设置在所述输出端磁体3下端的沟道内。
[0044]
全自旋逻辑器件和电路的研究重点主要分为两方面：一是通过选择合适的器件材料或设计新型器件结构来减少器件功耗，提高器件开关速度；二是基于器件工作机理来设计不同的逻辑电路。
[0045]
在本实用新型的一个具体实施例中，所述输入接口电路包括具有输入接口结构的asl器件。所述asl器件包括：mtj结构和asl结构，所述mtj结构包括固定层1、自由层2、隧道层7；所述固定层1上接入电压源v
mtj
；所述隧道层7设置于所述固定层1与自由层2之间；所述自由层2一端通过接地端4接地，另一端设置于asl结构的沟道5上，且该端接入电压源v
asl
；所述asl结构包括：输出端磁体3、沟道5、绝缘层6；所述输出端磁体3设置在远离自由层2一侧的沟道上，且所述输出端磁体3接入电压源v
asl
；所述沟道5下端通过接地端4接地；所述绝缘层6设置在所述输出端磁体3下端的沟道内。如附图4所示；其中，磁隧道结8(magnetic tunnel junction,mtj)的固定层磁矩保持不变，而mtj的自由层作为asl器件的输入端，通过改变加载mtj上的电压源v
mtj
的极性，能够改变自由层的磁矩方向，进而实现对asl器件输入逻辑0或者逻辑1。要让输入接口电路能够正常工作，则要让mtj上的电压源v
mtj
和asl上的电压源v
asl
分别单独作用，现在mtj两端加上电压源v
mtj
，此时令v
asl
＝0v。当电压源v
mtj
为正电压时，自由层磁矩与固定层相反，而当电压v
mtj
为负电压时，自由层磁矩与固定层相同。在本实用新型另外的一些实施例中，所述asl器件还包括电压极性控制器件，以通过所述电压极性控制器件控制加载在mtj结构上的电压极性，进而调整输出端磁体磁矩与自由层磁矩的方向，实现所述asl器件逻辑0或逻辑1的输入以及转换过程。即通过控制加载在mtj上的电压极性，实现asl电路逻辑0或者逻辑1的输入。当完成了自由层磁矩的写入后让v
mtj
＝0v，此时在自由层和输出端磁体上加上电压源v
asl
，当电压源v
asl
为正电压时，输出端磁矩与自由层相反，而当电压源v
asl
为负电压时，输出端磁矩与自由层相同，实现了信号从自由层到输出端的传输。
[0046]
所述asl器件还包括电压极性控制器件，以通过所述电压极性控制器件控制加载在mtj结构上的电压极性，进而调整输出端磁体磁矩与自由层磁矩的方向。
[0047]
具体的，在asl电路中，不是利用电压的高低来表征二进制信息，而是利用磁体的磁矩方向来表征信息，因此，不仅需要施加电压信号来驱动电路工作，而且还需要给磁体设定初始磁矩方向来输入信号。我们利用输入接口电路来给电路提供输入信号，利用3输入择少逻辑门和反相器来实现数值比较功能，具体的如图3所示的基于全自旋逻辑器件的一位数值比较器整体布局图。
[0048]
在本实用新型的一些实施例中，三输入择少逻辑门是实现逻辑运算的核心器件，其实例对应的平面示意图如图5所示；其中in1～in3分别表示3个输入端，out表示输出端，
通过在磁体上加上正的电压源v
asl
，能够实现公式(1)中的输入择少逻辑功能。
[0049]
基于以上基础结构，所述第一输入端a包括第一输入端第一路a1和第一输入端第二路a2；所述第二输入端b包括第二输入端第一路b1和第二输入端第二路b2。
[0050]
所述第一三输入择少逻辑门m31的一路输入端磁矩方向固定指向输入逻辑为0对应的方向，另外两路输入分别通过输入接口电路连接第一输入端第二路a2中反相器的输出端和第二输入端第一路b1，反相器的输入连接所述第一三输入择少逻辑门m31的输出，反相器的输出端作为第一输出端y0。
[0051]
所述第二三输入择少逻辑门m32一路输入端磁矩方向固定指向输入逻辑为0对应的方向，另外两路输入分别通过输入接口电路连接第一输入端第二路a2中反相器的输出端和第二输入端第二路b2中反相器的输出端；所述第三三输入择少逻辑门m33一路输入端磁矩方向固定指向输入逻辑为0对应的方向，另外两路输入分别通过输入接口电路连接第一输入端第一路a1和第二输入端第一路b1；所述第五三输入择少逻辑门m35一路输入端磁矩方向固定指向输入逻辑为0对应的方向，另外两路输入分别为所述第二三输入择少逻辑门m32和第三三输入择少逻辑门m33的输出，所述第五三输入择少逻辑门m35的输出作为第二输出端y1。
[0052]
所述第四三输入择少逻辑门m34一路输入端磁矩方向固定指向输入逻辑为0对应的方向，另外两路输入分别通过输入接口电路连接第一输入端第一路a1和第二输入端第二路b2中反相器的输出端，反相器的输入连接所述第一三输入择少逻辑门m31的输出，反相器的输出端作为第三输出端y2。
[0053]
具体的，由附图1所示的逻辑电路图可以看出，要实现数值比较器即要有原变量，也需要有反变量，本实施例的做法是让原变量通过反相器来实现反变量：利用输入接口中mtj固定层磁矩指向的不同来实现原变量和反变量的输入，避免了额外使用反相器，极大地简化了电路结构。具体的就是如果输入信号是以原变量形式出现，则让输入接口的固定层磁矩指向-x轴，如果输入信号以反变量形式出现，则让输入接口的固定层磁矩指向 x轴。
[0054]
由公式(3)可知，第一输出端y0的输入变量是以反变量的形式出现，而b端是以原变量形式出现，因此与a端相连的mtj固定层磁矩指向 x轴方向，而与b端相连的mtj固定层磁矩指向-x轴方向，另外，第一三输入择少逻辑门m31的输入端需要输入逻辑0，因此使得磁矩方向固定指向-x轴方向，如附图6a所示。
[0055]
而由式(4)可知，输出端y1需要三个择少逻辑门来构成，其中第二三输入择少逻辑门m32为了实现其两个变量a、b是以反变量形式出现，因此与a和b端相连的mtj固定层磁矩指向 x轴方向。第三三输入择少逻辑门m33为了实现m3(a,b,0)，其两个变量a、b是以原变量形式出现，因此与a和b端相连的mtj固定层磁矩指向-x轴方向。第五三输入择少逻辑门m35为了实现m3(a,b,0),0)，让其两个输入端分别与gate2和gate3的输出相连即可，另外，剩下的一个输入端需要输入逻辑0，因此我们让磁矩方向固定指向-x轴方向，其结构如图6b所示。
[0056]
同样地由式(5)可知，输出端y2的输入变量a是以原变量形式出现，而b是以反变量形式出现，因此与a端相连的mtj固定层磁矩指向-x轴方向，而与b端相连的mtj固定层磁矩指向 x轴方向。另外，第四三输入择少逻辑门m34的一个输入端需要输入逻辑0，因此我们让
磁矩方向固定指向-x轴方向，其结构如图6c所示。
[0057]
将图6中三个附图所示的电路按图3所示的方式连接，就组成了完整的数值比较器。
[0058]
优选地，由于mtj自由层磁矩的转换时间以及asl器件信号传输延迟时间一般为纳秒级。mtj的工作电压小于1v，而asl的工作电压为毫伏级。因此，为说明问题的方便，后面我们假设每种信号的持续时间为2ns，加在mtj上的电压幅度为0.1v，加在asl器件上的电压幅度为10mv。
[0059]
若要让数值比较器能正常工作，还需要给电路加上适当的控制信号，所示数值比较器的工作过程所施加的输入信号和工作电压先后顺序如附图7所示，对应的控制方案具体如下：
[0060]
在0～2ns期间，在a、b端根据输入信号加载电压，如果输入逻辑0，则其电压为-0.1v，如果输入逻辑1，则电压为0.1v。(有必要说明的是，在0～2ns期间，a、b端上电压的高低共有4种组合情况，代表着数值比较器2个输入端的4种输入情况，本图用虚线表示输入可能是-0.1v和0.1v两种不同的情况)。同时，加在asl上的时钟信号vclk1到vclk3都为零，择多逻辑门和反相器都不工作。
[0061]
在2～4ns期间，已完成了信号的输入，让a、b端上的电压为0v，使得mtj自由层磁矩方向保持不变。而时钟信号vclk1和vclk2的电压变为-10mv，此时gate1、gate2、gate3和gate4开始工作，实现择少逻辑功能，而时钟信号vclk3依然为零，gate5、gate6和gate7不工作。
[0062]
在4～6ns期间，a、b端上的电压依然保持为0v，时钟信号vclk1也置零，而时钟信号vclk2和vclk3的电压设置为-10mv，此时gate1、gate2、gate3和gate4不工作，gate5、gate6和gate7开始工作，实现了三个输出端的输出。
[0063]
本实用新型的自旋电子器件是利用电子自旋来表征信息，具有超低功耗、抗辐射、非易失性等优点。特别地，全自旋逻辑器件在信息处理、传输和存储等过程都使用电子自旋，无需附加额外的硬件结构来进行自旋信息和电荷信息间的不断转换，具有结构简单、超低功耗、非易失性以及可持续缩小等优点，将是后cmos时代的一个重要候选者。
[0064]
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。