半导体器件的制作方法

技术特征：
1.一种半导体器件，包括在公共有源区中具有多个栅极的多栅极晶体管，其中，所述多栅极晶体管具有梳状金属结构，在所述梳状金属结构中，第一金属在w长度方向上从触点引出并且被捆绑，所述触点以单行的形式布置在源区和漏区中的每一个中，并且所述多栅极晶体管具有这样的布线布局：在所述w长度方向上所述第一金属的根部与在所述源区和所述漏区的端部的正上方一致、或者设置在所述源区和所述漏区的端部的内侧。2.根据权利要求1所述的半导体器件，其中，至少一个所述触点隔着栅极存在于l长度方向上的前面上。3.根据权利要求1所述的半导体器件，其中，将第二金属或更高的上层金属重叠在所述第一金属的所述根部的正上方。4.根据权利要求1所述的半导体器件，其中，所述第一金属的所述根部设置在自所述源区或所述漏区的正上方(正前方)向内w长度
×
0.05 单位w长度
×
0.03μm的范围内。5.根据权利要求1所述的半导体器件，其中，与所述第一金属的所述根部相对的第一金属的所述w长度方向的距离在0.1μm至0.8μm的范围内。6.根据权利要求1所述的半导体器件，其中，连接面对所述第一金属的所述根部的第一金属与基板的所述触点未设置在距所述源区或所述漏区的正上方单位w长度
×
0.05-单位w长度
×
0.03μm范围内。7.一种半导体器件，其中，所述晶体管的漏极侧金属和源极侧金属二者具有根据权利要求1至6中任一项所述的布线布局。8.一种半导体器件，其中，所述晶体管的漏极侧金属和源极侧金属中的一者具有根据权利要求1至6中任一项所述的布线布局。9.根据权利要求1所述的半导体器件，其中，所述晶体管的多个栅极的数量为10个或更多。10.根据权利要求1所述的半导体器件，其中，soi基板被用于所述晶体管。11.根据权利要求1所述的半导体器件，其中，化合物半导体被用于所述晶体管。

技术总结
提供了一种半导体器件，其特征在于，该半导体器件是在公共有源区中具有多个栅极的多栅极晶体管，其中：多栅极晶体管在源区和漏区中分别具有梳状金属结构，其中，第一金属在W长度方向上从以单行排列的触点引出并被捆绑；并且多栅极晶体管具有在W长度方向上所述第一金属的根部位于源区和漏区的端部的正上方、或者设置在比源区和漏区的端部更靠内侧的布线布局。局。局。


技术研发人员：柳泽佑辉 郡山祐至
受保护的技术使用者：索尼半导体解决方案公司
技术研发日：2020.04.01
技术公布日：2022/2/7