CMOS图像传感器及制造方法与流程

技术特征：
1.一种cmos图像传感器，其特征在于，包括p型衬底、p型外延层以及多个像素单元，所述p型外延层形成于所述p型衬底上，每个所述像素单元包括n型埋层、p型钳位层以及p型埋层，所述n型埋层、p型钳位层、p型埋层以及p型外延层构成钳位光电二极管，所述p型埋层的掺杂浓度大于所述p型外延层的掺杂浓度，所述p型钳位层的掺杂浓度大于所述p型埋层的掺杂浓度，所述n型埋层、p型钳位层以及p型埋层均形成于所述p型外延层中，所述p型钳位层形成于所述n型埋层上方，所述p型埋层嵌入到所述n型埋层中，且所述p型埋层包括至少两个p型子埋层，所述至少两个p型子埋层沿所述p型外延层的深度方向分布。2.根据权利要求1所述的cmos图像传感器，其特征在于，所述n型埋层包括至少五个n型子埋层，所述至少五个n型子埋层沿所述p型外延层的深度方向分布。3.根据权利要求2所述的cmos图像传感器，其特征在于，所述n型埋层包括第一n型子埋层、第二n型子埋层、第三n型子埋层、第四n型子埋层以及第五n型子埋层，所述p型埋层包括第一p型子埋层以及第二p型子埋层，所述第一p型子埋层位于所述第一n型子埋层和第三n型子埋层之间，且位于所述第二n型子埋层的一侧，所述第二p型子埋层位于所述第三n型子埋层和第五n型子埋层之间，且位于所述第四n型子埋层的一侧。4.根据权利要求3所述的cmos图像传感器，其特征在于，所述第一p型子埋层及第二p型子埋层位于所述所述n型埋层的一侧。5.根据权利要求4所述的cmos图像传感器，其特征在于，所述第一p型子埋层以及第二p型子埋层的掺杂浓度为1.0*10
11
cm-3
～9.0*10
12
cm-3
，所述第一n型子埋层、第二n型子埋层、第三n型子埋层、第四n型子埋层以及第五n型子埋层的掺杂浓度为1.0*10
11
cm-3
～1.0*10
13
cm-3
，所述p型钳位层的掺杂浓度为1.0*10
11
cm-3
～9.0*10
12
cm-3
。6.根据权利要求1至5中任一项所述的cmos图像传感器，其特征在于，所述cmos图像传感器还包括隔离结构，所述隔离结构形成于所述p型外延层中，并环绕多个所述像素单元设置，用于隔离多个所述像素单元。7.根据权利要求1至5中任一项所述的cmos图像传感器，其特征在于，所述像素单元还包括输送晶体管，所述输送晶体管与所述n型埋层电连接，用于控制所述像素单元的信号输出。8.根据权利要求1至5中任一项所述的cmos图像传感器，其特征在于，所述cmos图像传感器还包括cmos电路，所述cmos图像传感器包括像素单元区和逻辑区，所述多个像素单元形成于所述像素单元区，所述cmos电路形成于所述逻辑区。9.一种cmos图像传感器的制造方法，其特征在于，包括：提供一p型衬底，所述p型衬底上形成有p型外延层；在所述p型衬底上形成多个像素单元，每个所述像素单元包括n型埋层、p型钳位层以及p型埋层，所述n型埋层、p型钳位层、p型埋层以及p型外延层构成钳位光电二极管，所述p型埋层的掺杂浓度大于所述p型外延层的掺杂浓度，所述p型钳位层的掺杂浓度大于所述p型埋层的掺杂浓度，所述n型埋层、p型钳位层以及p型埋层均形成于所述p型外延层中，所述p型钳位层形成于所述n型埋层上方，所述p型埋层嵌入到所述n型埋层中，且所述p型埋层包括至少两个p型子埋层，所述至少两个p型子埋层沿所述p型外延层的深度方向分布。10.根据权利要求9所述的cmos图像传感器的制造方法，其特征在于，所述n型埋层包括第一n型子埋层、第二n型子埋层、第三n型子埋层、第四n型子埋层以及第五n型子埋层，在所
述p型衬底上形成多个像素单元的步骤包括：在所述p型外延层中形成第一n型子埋层；在所述第一n型子埋层上分别形成第一p型子埋层及第二n型子埋层；在所述第一p型子埋层及所述第二n型子埋层上形成第三n型子埋层；在所述第三n型子埋层上分别形成第二p型子埋层及第四n型子埋层；在所述第二p型子埋层及所述第四n型子埋层上形成第五n型子埋层；在所述第五n型子埋层上形成p型钳位层。

技术总结
本发明提供一种CMOS图像传感器及制造方法，所述CMOS图像传感器包括P型衬底、P型外延层以及多个像素单元，P型外延层形成于P型衬底上，N型埋层、P型钳位层、P型埋层以及P型外延层构成钳位光电二极管，N型埋层、P型钳位层以及P型埋层均形成于P型外延层中，P型钳位层形成于N型埋层上方，P型埋层嵌入到N型埋层中，且P型埋层包括至少两个P型子埋层，至少两个P型子埋层沿P型外延层的深度方向分布。利用形成于N型埋层中的P型埋层，拓展了钳位光电二极管的耗尽区宽度，增大PN结电容，用以提高像素单元的量子效率及满阱容量，以此提高像素单元的灵敏度以及成像性能，并同时使得N型埋层更容易在曝光前被耗尽，减小复位噪声。减小复位噪声。减小复位噪声。


技术研发人员：王鹏
受保护的技术使用者：上海华力微电子有限公司
技术研发日：2021.10.28
技术公布日：2022/2/6