匹配电路的制作方法

1.本发明关于匹配电路，特别是一种用于射频通讯系统的匹配电路。


背景技术：

2.在通讯系统中，数据会被载于射频信号以进行无线传输。然而在进行无线传输前，从信号源至负载的传输中，由于信号源的输出阻抗及负载的输入阻抗可能不同，射频信号会因为阻抗失配而引起信号反射，导致功率的损耗。因此匹配电路会安插于信号源及负载之间以减少射频信号的信号反射及达成最大功率传输。
3.习知的匹配电路中使用多条并联的电容分支，及藉由从多条并联的电容分支中选择一或多条电容分支来提供复数个阻抗。然而为了有效隔绝未选择的电容分支，习知的匹配电路在某条电容分支中使用复数个具有相同数目的迭接晶体管，因此难以减小匹配电路的面积，且增加制造成本。


技术实现要素：

4.本发明实施例提供一种匹配电路，包含输入端、输出端、第一阻抗性组件、第一组开关装置、第二阻抗性组件、第二组开关装置及控制器。第一阻抗性组件包含第一端，耦接于输入端及输出端之间，及第二端。第一组开关装置包含第一端，耦接于第一阻抗性组件的第二端，第二端，耦接于参考端，及复数个控制端。第二阻抗性组件包含第一端，耦接于第一阻抗性组件的第二端与第一组开关装置的第一端之间，及第二端。第二组开关装置包含第一端，耦接于第二阻抗性组件的第二端，第二端，耦接于参考端，及复数个控制端。控制器耦接于第一组开关装置的该些控制端和第二组开关装置的该些控制端，用以依据侦测信号控制第一组开关装置和第二组开关装置。第一组开关装置包含复数个彼此串联的第一晶体管，第二组开关装置包含复数个彼此串联的第二晶体管，复数个第一晶体管的数量与复数个第二晶体管的数量不同。
附图说明
5.图1是为本发明实施例中一种射频电路的模块图。
6.图2是为图1中一种匹配电路的电路图。
7.图3是为图1中另一种匹配电路的电路图。
8.图4是为图1中另一种匹配电路的电路图。
9.图5是为图1中另一种匹配电路的电路图。
10.符号说明
11.1:射频电路
12.10:前级电路
13.12:匹配电路
14.120:侦测器
15.122:控制器
16.14:后级电路
17.20,24,30,32:电容
18.40,44,50,52:阻抗性组件
19.22:第一组开关装置
20.26:第二组开关装置
21.34:第三组开关装置
22.cdg:漏极至栅极寄生电容
23.cgs:栅极至源极寄生电容
24.n1:输入端
25.n2:输出端
26.n3:参考端
27.m11至m1i:第一晶体管
28.m21至m2j:第二晶体管
29.m31至m3k:第三晶体管
30.gnd:参考电压
31.sd:侦测信号
32.srf:输入信号
33.srf’:输出信号
34.sw1,sw2,sw3:控制信号
具体实施方式
35.图1是为本发明实施例中一种射频(radio frequency，rf)电路1的模块图。rf电路1可操作rf信号，且可包含前级电路10、匹配电路12及后级电路14。匹配电路12可耦接于前级电路10及后级电路14之间。
36.前级电路10及后级电路14可以是功率放大器、低噪声放大器、天线或其他射频电路。例如，若rf电路1是传送器，则前级电路10可以是功率放大器，且后级电路14可以是天线，若rf电路1是接收器，则前级电路10可以是天线，且后级电路14可以是低噪声放大器。前级电路10可将输入信号srf输出至匹配电路12，并且匹配电路12可将输出信号srf'输出至后级电路14。输入信号srf及输出信号srf'可具有射频频率。
37.匹配电路12可依据从输入信号srf、前级电路10及/或后级电路14测量取得的电特性而调整至不同模式，藉以提供复数个可能的阻抗。电特性可以是输入信号srf的频率、输入信号srf的功率、输入信号srf的相位、前级电路10的输出阻抗及/或前级电路10的温度。
38.匹配电路12可包含侦测器120及与耦接于侦测器120的控制器122。侦测器120可侦测电特性以产生侦测信号sd。控制器122可依据侦测信号sd控制匹配电路12提供合适的阻抗，藉以依据输入信号srf产生输出信号srf'，并将输出信号srf'传送到后级电路14。
39.图2是为一种匹配电路12的电路图。匹配电路12可提供几种电容值，并可从中选择一电容值。匹配电路12可包含侦测器120、控制器122、输入端n1、输出端n2、电容20、第一组开关装置22、电容24及第二组开关装置26。输入端n1可耦接于前级电路10，且输出端n2可耦
接于后级电路14。电容20可包含第一端，耦接于输入端n1及输出端n2之间；及第二端。第一组开关装置22可包含第一端，耦接于电容20的第二端；第二端耦接于参考端n3；及复数个控制端。参考端n3可提供参考电压gnd，例如0v或其他固定电压。电容24可包含第一端，耦接于电容20的第二端及第一组开关装置22的第一端；及第二端。第二组开关装置26可包含第一端，耦接于电容24的第二端；第二端，耦接于参考端n3；及复数个控制端。控制器122可耦接于第一组开关装置22的复数个控制端及第二组开关装置26的复数个控制端。
40.电容20可具有电容值c1，电容24可具有电容值c2。电容值c1及c2可相同或不同。例如，电容值c1可为a，电容值c2可为2a。
41.第一组开关装置22包含复数个彼此串联的第一晶体管m11至m1i，i为第一晶体管m11至m1i的数量，且i为正整数。第一组开关装置22可依据开关控制信号sw1而控制电容20的第二端至参考端n3之间的耦接。控制信号sw1可被设为致能位准或失能位准。当控制信号sw1被设为致能位准时，第一晶体管m11至m1i可导通以将电容20的第二端耦接至参考端n3；当控制信号sw1被设为失能位准时，第一晶体管m11至m1i可截止以将电容20的第二端从参考端n3隔绝。致能位准可为高位准，例如0.7v；失能位准可为低位准，例如0v。第二组开关装置26包含复数个彼此串联的第二晶体管m21至m2j，j为第二晶体管m21至m2j的数量，且j为正整数。第二组开关装置26可依据开关控制信号sw2而控制电容24的第二端至参考端n3之间的耦接。控制信号sw2可被设为致能位准或失能位准。当控制信号sw2被设为致能位准时，第二晶体管m21至m2j可导通以将电容24的第二端耦接至参考端n3；当控制信号sw1被设为失能位准时，第二晶体管m21至m2j可截止以将电容24的第二端从参考端n3隔绝。第一晶体管m11至m1i及第二晶体管m21至m2j可为大小相同的n型金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effect transistor,mosfet)。在一些实施例中，第一晶体管m11至m1i及第二晶体管m21至m2j可为大小相同的p型mosfets，致能位准可为低位准，失能位准可为高位准。
42.由于每个第一晶体管m11至m1i的漏极至栅极之间具有漏极至栅极寄生电容cdg，且栅极至源极之间具有栅极至源极寄生电容cgs，就算控制信号sw1被设为失能位准，输入信号srf的电压仍可经由电容20及第一晶体管m11至m1i各自的栅极寄生电容cdg及第一晶体管m11至m1i各自的源极寄生电容cgs耦接于参考端n3。若第一晶体管m11至m1i的数量i不足及/或输入信号srf的电压振幅过大，导致电压经由电容20及第一晶体管m11至m1i各自的寄生电容cdg及寄生电容cgs耦接于参考端n3时，第一晶体管m11至m1i的栅极及源极之间的各自压差可能会超出临界电压，使得第一晶体管m11至m1i无法实质上被截止，且电容20的第二端无法与参考端n3实质上隔绝。因此第一晶体管m11至m1i的数量i可设置为足以使电容20的第二端实质上与参考端n3隔绝，举例而言，当输入信号srf的功率为36dbm时，数量i可设置为12，以使当控制信号sw1被设为失能位准时，电容20的第二端实质上与参考端n3隔绝。数量i可与匹配电路12运作时电容20的第二端至参考端n3之间的最大跨压成正相关，举例而言，当最大跨压为4v时，数量i可为12，当最大跨压为(4/3)v时，数量i可为4(＝12/3)。举例来说，第一晶体管m11至m1i的数量i与第二晶体管m21至m2j的数量j可相同或可不同。在一些实施例中，当电容24的电容值c2是大于电容20的电容值c1一定程度，例如电容值c2是电容值c1的10倍，则可以设计第一晶体管m11至m1i的数量i与第二晶体管m21至m2j的数量j可相同。在其他实施例中，第一晶体管m11至m1i的数量i可大于第二晶体管m21至m2j的
数量j。举例而言，当电容值c1为a及电容值c2为2a时，数量i可为4，数量j可为1。在一些实施例中，第二组开关装置26可用来提供更准确的匹配阻抗。而在另一些实施例中，第二组开关装置26可选择性地从匹配电路12移除而使电容24耦接于参考端n3，以更进一步缩小匹配电路12的面积。
43.依据第一组开关装置22及第二组开关装置26的状态，匹配电路12可设置于第一模式或第二模式，分别提供相应的等效电容值，如表1所示:
44.表1
[0045] 第一组开关装置22第二组开关装置26等效电容值第一模式截止导通(1/c1 1/c2)-1
第二模式导通导通/截止c1
[0046]
在第一模式时，控制器122可截止第一组开关装置22及导通第二组开关装置26，以将电容20及24设置为串联，及使匹配电路12提供等效电容值(1/c1 1/c2)-1
。第一模式的等效电容值可依据电容值c1及c2导出。举例而言，当电容值c1为a及电容值c2为2a时，第一模式的等效电容值可为(2/3)a。
[0047]
在第二模式时，控制器122可导通第一组开关装置22，及导通或截止第二组开关装置26，以将电容20的第二端耦接至参考端n3，及使匹配电路12提供第二模式的等效电容值c1。举例而言，当电容值c1为a时，第二模式的等效电容值可为a。第二模式的等效电容值(a)大于第一模式的等效电容值((2/3)a)。
[0048]
侦测信号sd可对应至不同的模式，例如第一模式或第二模式。控制器122可依据侦测信号sd产生控制信号sw1及控制信号sw2，使用控制信号sw1控制第一组开关装置22，及使用控制信号sw2控制第二组开关装置26。
[0049]
在一些实施例中，侦测器120可侦测输入信号srf的频率，并依据输入信号srf的频率产生侦测信号sd。在一些实施例中，控制器122可为输入信号srf的较高频率选择较高的等效电容值，及为输入信号srf的较低频率选择较低的等效电容值。若侦测信号sd显示输入信号srf的频率低于频率临界值，则控制器122可控制第一组开关装置22及第二组开关装置26以第一模式操作。若侦测信号sd显示输入信号srf的频率高于频率临界值，则控制器122可控制第一组开关装置22及第二组开关装置26以第二模式操作。因此，第二模式下的等效电容值大于第一模式下的等效电容值。对于给定的频率(f)，由于电容的阻抗(z)与电容的电容值(c)成反比，即z＝1/(j*2πf*c)，因此第二模式下的匹配电路12的等效阻抗小于第一模式下的等效阻抗，且第二模式下的操作频率高于第一模式。匹配电路12可用作可变谐振器，使输入信号srf中的操作频率附近的频率成分通过且使远离输入信号srf中的操作频率的频率成分衰减而产生输出信号srf'。因此，后级电路14无需进一步处理输出信号srf'，藉以降低后级电路14的电路复杂度。频率成分的衰减程度可随频率成分与共振频率的距离增加。比方说，在某些实施例中，需要被衰减的频率可大于操作频率或是低于操作频率。例如，在第二模式下，谐振频率可以是5ghz，及可衰减6ghz及2.5ghz的频率成分，并且可使5ghz的频率成分通过匹配电路12，以致输出信号srf'包含5ghz但不包含2.5ghz及6ghz的频率成分。相似地，在第一模式下，谐振频率可以是4.5ghz，及可衰减6ghz及2.5ghz的频率成分，并且可使4.5ghz的频率成分通过匹配电路12，以致输出信号srf'包含4.5ghz但不包含2.5ghz及6ghz的频率成分。
[0050]
在其他实施例中，控制器122可为较低频率的输入信号srf选择较高的等效电容值，及为较高频率的输入信号srf选择较低的等效电容值。若侦测信号sd显示输入信号srf的频率高于频率临界值，则控制器122可控制第一组开关装置22及第二组开关装置26以第一模式操作。若侦测信号sd显示输入信号srf的频率低于频率临界值，则控制器122可控制第一组开关装置22及第二组开关装置26以第二模式操作。由于电容的阻抗(z)与电容的电容值(c)与信号频率(f)的乘积成反比，即z＝1/(j*2πf*c)，因此对高频输入信号srf选择较低的等效电容值及对低频输入信号srf选择较高的等效电容值可确保匹配电路12的阻抗实质上保持恒定而与输入信号srf的频率无关，适用于在前级电路10及后级电路14之间传送宽带的输入信号srf，因此在此实施例中使用匹配电路12可应用于较大的带宽范围。
[0051]
在一些实施例中，输入信号srf可在频率保持实质上恒定，且侦测器120可侦测输入信号srf的功率，并依据输入信号srf的功率产生侦测信号sd。控制器122可为较高功率的输入信号srf选择较高的等效电容值，及为较低功率的输入信号sr选择较低的等效电容值。若侦测信号sd显示输入信号srf的功率低于功率临界值，则控制器122可控制第一组开关装置22及第二组开关装置26以第一模式操作。若侦测信号sd显示输入信号srf的功率高于功率临界值，则控制器122可控制第一组开关装置22及第二组开关装置26以第二模式操作。对于输入信号srf的较高功率，第二模式的较低等效阻抗可对输入信号srf提供较强的衰减效果；对于输入信号srf的较低功率，第一模式的较高等效阻抗可对输入信号srf提供较弱的衰减效果，进而使输出信号srf'的功率维持实质上恒定。
[0052]
在一些实施例中，输入信号srf可在频率保持实质上恒定，且侦测器120可侦测输入信号srf的相位，并依据输入信号srf的相位产生侦测信号sd。控制器122可为输入信号srf的超前相位选择较高的等效电容值，及为输入信号srf的滞后相位选择较低的等效电容值。若侦测信号sd显示输入信号srf的相位超前参考信号，则控制器122可控制第一组开关装置22及第二组开关装置26以第二模式操作。若侦测信号sd显示输入信号srf的相位滞后于参考信号，则控制器122可控制第一组开关装置22及第二组开关装置26以第一模式操作。参考信号可由内部或外部电路产生，举例来说，可以使用振荡器来产生。对于输入信号srf的超前相位，第二模式的较低等效阻抗可抵消输入信号srf中的过量相位超前；对于输入信号srf的滞后相位，第一模式的较高等效阻抗可抵消输入信号srf中的过量相位滞后，进而使输出信号srf'的相位维持实质上恒定。
[0053]
在一些实施例中，输入信号srf可在频率保持实质上恒定，侦测器120可侦测前级电路10的输出阻抗，且依据前级电路10的输出阻抗来产生侦测信号sd。控制器122可为前级电路10的较低的输出阻抗选择较高的等效电容值，及为前级电路10的较高的输出阻抗选择较低的等效电容值。若侦测信号sd显示前级电路10的输出阻抗低于阻抗临界值，则控制器122可控制第一组开关装置22及第二组开关装置26以第二模式操作。若侦测信号sd显示前级电路10的输出阻抗高于阻抗临界值，则控制器122可控制第一组开关装置22及第二组开关装置26以第一模式操作。对于前级电路10的较低输出阻抗(r1)，在第二模式下匹配电路12的较高等效电容值(ch)可产生匹配电路12的时间常数(τ＝rl*ch)，且对于前级电路10的较高的输出阻抗(rh)，在第一模式下的匹配电路12的较低的等效阻抗值(cl)可保持匹配电路12的时间常数实质上不变(τ＝rh*cl)，藉以使输出信号srf
′
的延迟维持实质上恒定。
[0054]
在一些实施例中，输入信号srf可在频率保持实质上恒定，且侦测器120可侦测前
级电路10的温度，并且依据前级电路10的温度来产生侦测信号sd。前级电路10可以是功率放大器，并且功率放大器的增益随着温度的升高而减小，即温度越高增益会越低。因此，控制器122可为前级电路10的较低温度选择较高的等效电容值，及为前级电路10的较高温度选择较低的等效电容值。若侦测信号sd显示前级电路10的温度低于温度临界值，则控制器122可控制第一组开关装置22及第二组开关装置26以第二模式操作。若侦测信号sd显示前级电路10的温度高于温度临界值，则控制器122可控制第一组开关装置22及第二组开关装置26以第一模式操作。对于前级电路10的较低温度，第二模式的较低等效阻抗可对输入信号srf提供较强的衰减效果；对于在先电路10的较高温度，第一模式的较高等效阻抗可对输入信号srf提供较弱的衰减效果，进而使输出信号srf'的功率维持实质上恒定。
[0055]
在一些实施例中，第一模式可对应第一频率，第二模式可对应第二频率，及/或第二频率大于第一频率。举例而言，第一频率可为2.3ghz，第二频率可为2.4ghz。当输入信号srf为2.3ghz时，匹配电路12可被设置于第一模式以针对2.3ghz的输入信号srf进行阻抗匹配；当输入信号srf为2.4ghz时，匹配电路12可被设置于第二模式以针对2.4ghz的输入信号srf进行阻抗匹配。在另一些实施例中，可针对匹配电路12的前级电路的输出阻抗而分别设定匹配电路12的运作模式。举例而言，前级电路的输出阻抗可为开启阻抗或关闭阻抗。当前级电路的输出阻抗为开启阻抗时，可被设置于第一模式以针对开启阻抗进行阻抗匹配；当前级电路的输出阻抗为关闭阻抗时，可被设置于第二模式以针对关闭阻抗进行阻抗匹配。又一实施例中，亦可针对匹配电路12的后级电路的输入阻抗而分别设定匹配电路12的运作模式。
[0056]
匹配电路12藉由第一晶体管m11至m1i控制电容20的第二端与参考端n3的隔绝，藉由第二晶体管m21至m2j控制电容24的第二端与参考端n3的隔绝，由于电容24的第二端与参考端n3之间的最大跨压小于电容20的第二端与参考端n3之间的最大跨压，第二晶体管m21至m2j的数量j小于第一晶体管m11至m1i的数量i。与相关技术中从多条并联电容分支中进行选择以产生不同匹配阻抗的方式相比，匹配电路12中使用的总共晶体管数量(i j)较少，因此可缩小匹配电路12的面积，减低制造成本。此外，与相关技术的匹配电路相比，由于匹配电路12的总共晶体管数量(i j)减少，在达到与相关技术的匹配电路相等的等效电阻值的情况下，第一晶体管m11至m1i及第二晶体管m21至m2j的晶体管大小可缩小，进一步缩小匹配电路12的面积。
[0057]
图3是为本发明实施例中另一种匹配电路12的电路图。图3及图2中的匹配电路12的主要差异在于另包含电容30、电容32及第三组开关装置34。以下针对电容30、电容32及第三组开关装置34进行解释。
[0058]
电容30包含第一端，耦接于输入端n1，及第二端，耦接于参考端n3。电容32包含第一端，耦接于24电容的第二端与第二组开关装置26的第一端之间，及第二端。第三组开关装置34包含第一端，耦接于电容32的第二端，及第二端，耦接于参考端n3。
[0059]
电容30可具有电容值b，电容32可具有电容值c3。电容值b可大于电容值c1至c3。电容值c1至c3可相同或不同。例如，电容值c1可为a，电容值c2可为2a，电容值c3可为(2/3)a。
[0060]
第三组开关装置34包含第三晶体管m31。在一些实施例中，第三组开关装置34包含第三晶体管m31至m3k，k为第三晶体管m31至m3k的数量，且k为正整数。第一晶体管m11至m1i的数量i及/或第二晶体管m21至m2j的数量j可大于第三晶体管m31至m3k的数量k。在一些实
施例中，第三组开关装置34可用来提供更准确的匹配阻抗。而在另一些实施例中，第三组开关装置34可选择性地从匹配电路12移除而使电容32的第二端耦接于参考端n3，以更进一步缩小匹配电路1的面积。以图3为例，第三组开关装置34包含一个第三晶体管m31，第三组开关装置34可依据开关控制信号sw3而控制电容32的第二端至参考端n3之间的耦接。控制信号sw3可被设为致能位准或失能位准。当控制信号sw3被设为致能位准时，第三晶体管m31可导通以将控制电容32的第二端耦接至参考端n3；当控制信号sw3被设为失能位准时，第三晶体管m31可截止以将电容32的第二端从参考端n3隔绝。第三晶体管m31、第一晶体管m11至m1i及第二晶体管m21至m2j可为大小相同的n型mosfets。在一些实施例中，第三晶体管m31、第一晶体管m11至m1i及第二晶体管m21至m2j可为大小相同的p型mosfets。
[0061]
依据第一组开关装置22、第二组开关装置26及第三组开关装置34的状态，匹配电路12可设置于第三模式、第四模式或第五模式，分别提供相应的等效电容值，如表2所示:
[0062]
表2
[0063][0064]
在第三模式时，控制器122可截止第一组开关装置22、截止第二组开关装置26及导通第三组开关装置34，以将电容20、24及32设置为串联，及使匹配电路12提供第三模式的等效电容值b (1/c1 1/c2 1/c3)-1
。第三模式的等效电容值可依据电容值b、c1、c2及c3导出。举例而言，当电容值c1为a、电容值c2为2a及电容值c3为(2/3)a时，第三模式的等效电容值可为b (1/3)a。
[0065]
在第四模式时，控制器122可截止第一组开关装置22，导通第二组开关装置26，及导通或截止第三组开关装置34，以将电容20及24设置为串联，及以使匹配电路12提供第四模式的等效电容值b (1/c1 1/c2)-1
。第四模式的等效电容值可依据电容值b、c1及c2导出。举例而言，当电容值c1为a及电容值c2为2a时，第四模式的等效电容值可为b (2/3)a。第四模式的等效电容值(b (2/3)a)大于第三模式的等效电容值(b (1/3)a)。
[0066]
在第五模式时，控制器122可导通第一组开关装置22，导通或截止第二组开关装置26，导通或截止第三组开关装置34，以使匹配电路12提供第五模式的等效电容值(b c1)。举例而言，当电容值c1为a时，第五模式的等效电容值可为(b a)。第五模式的等效电容值(b a)大于第四模式的等效电容值(b (2/3)a)。当第一组开关装置22可被导通时，无论第二组开关装置26及第三组开关装置34被导通或截止，匹配电路12都可产生等效电容值(b a)。
[0067]
在一些实施例中，电容值c1、c2及c3为依次减小的值(c1》c2》c3)，且匹配电路12可提供比电容值c1、c2及c3依次增加(c1《c2《c3)时更大的等效电容范围。在电容值c1、c2及c3依次减小的情况下，第三模式的等效电容值小于且最接近电容值c3，换言之，第三模式的等效电容值由电容值c3主导。在一个例子中，电容值c1可以是10pf，电容值c2可以是4pf，电容值c3可以是1pf，则第五模式的等效电容值可以是10pf，第四模式的等效电容值可以是2.8pf，而第三模式的等效电容值可以是0.74pf，匹配电路12可提供0.74pf至10pf之间的等
效电容值的范围。相比之下，在电容值c1、c2及c3依次增加的情况下，电容值c1可以是1pf，电容值c2可以是4pf，且电容值c3可以是10pf，匹配电路12仅可提供在0.74至1pf之间的等效电容值的范围。
[0068]
侦测信号sd可对应至不同的模式，例如第三模式、第四模式或第五模式。控制器122可依据侦测信号sd产生控制信号sw3，并使用控制信号sw3控制第三组开关装置34。相似于图2中的匹配电路12，图3中的匹配电路12可依据电特性而被调整为不同的模式。
[0069]
在一些实施例中，侦测器120可侦测输入信号srf的频率，并依据输入信号srf的频率产生侦测信号sd。在一些实施例中，控制器122可为输入信号srf的较高频率选择较高的等效电容值，为输入信号srf的中频选择中等的等效电容值，及为输入信号srf的较低频率选择较低的等效电容值。若侦测信号sd显示输入信号srf的频率低于低频临界值，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第三模式操作。若侦测信号sd显示输入信号srf的频率介于低频临界值及高频临界值之间，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第四模式操作。高频率临界值高于低频临界值。若侦测信号sd显示输入信号srf的频率高于高频临界值，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第五模式操作。匹配电路12的第五模式的等效阻抗小于第四模式的等效阻抗，且匹配电路12的第四模式的等效阻抗小于第三模式的等效阻抗，因此，第五模式的操作频率高于第四模式的操作频率，且第四模式的操作频率高于第三模式的操作频率。例如，第五模式的操作频率可以是5ghz，第四模式的操作频率可以是4.5ghz，第三模式的操作频率可以是4ghz。匹配电路12可传送所选模式的操作频率附近的频率成分，且滤除远离所选模式的操作频率的频率成分。因此，后级电路14无需进一步处理输出信号srf'，藉以降低后级电路14的电路复杂度。
[0070]
在其他实施例中，控制器122可为输入信号srf的较低频率选择较高的等效电容值，为输入信号srf的中频率选择中等的等效电容值，及为输入信号srf的较高频率选择较低的等效电容值。若侦测信号sd显示输入信号srf的频率高于较高的频率临界值，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第三模式操作。若侦测信号sd显示输入信号srf的频率介于高频临界值及低频临界值之间，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第四模式操作。高频率临界值高于低频临界值。若侦测信号sd显示输入信号srf的频率低于低频临界值，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第五模式操作。由于电容的阻抗(z)与电容的电容值(c)与信号频率(f)的乘积成反比，即z＝1/(j*2πf*c)，因此对高频输入信号srf选择较高的等效电容值及对低频输入信号srf选择较低的等效电容值可确保匹配电路12的阻抗实质上保持恒定而与输入频率srf的频率无关，适用于在前级电路10及后级电路14之间传送宽带的输入信号srf。
[0071]
在一些实施例中，输入信号srf可在频率保持实质上恒定，且侦测器120可侦测输入信号srf的功率，并依据输入信号srf的功率产生侦测信号sd。控制器122可为较高功率的输入信号srf选择较高的等效电容值，及为较低功率的输入信号srf选择较低的等效电容值。若侦测信号sd显示输入信号srf的功率低于低功率临界值，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第三模式操作。若侦测信号sd显示输入信号srf的功率介于低功率临界值及高功率临界值之间，则控制器122可控制第一组开
关装置22、第二组开关装置26及第三组开关装置34中以第四模式操作。高功率临界值高于低功率临界值。若侦测信号sd显示输入信号srf的功率高于高功率临界值，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第五模式操作。对于输入信号srf的较高功率，第五模式的较低等效阻抗可对输入信号srf提供较强的衰减效果；对于输入信号srf的较低功率，第三模式的较高等效阻抗可对输入信号srf提供较弱的衰减效果，进而使输出信号srf'的功率维持实质上恒定。
[0072]
在一些实施例中，输入信号srf可在频率保持实质上恒定，且侦测器120可侦测输入信号srf的相位，并依据输入信号srf的相位产生侦测信号sd。控制器122可为输入信号srf的超前相位选择较高的等效电容值，及为输入信号srf的滞后相位选择较低的等效电容值。若侦测信号sd显示输入信号srf的相位领先参考信号的量超过第一相位角，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第五模式操作。若侦测信号sd显示输入信号srf的相位领先参考信号的量少于第一相位角或滞后于参考信号的量少于第二相位角，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第四模式操作。若侦测信号sd显示输入信号srf的相位比参考信号滞后的量超过第二相位角，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第三模式操作。参考信号可由内部或外部电路产生，举例来说可以使用振荡器来产生。对于输入信号srf的超前相位，第五模式的较低等效阻抗可抵消输入信号srf中的过量相位超前；对于输入信号srf的滞后相位，第三模式的较高等效阻抗可抵消输入信号srf中的过量相位滞后，进而使输出信号srf'的相位维持实质上恒定。
[0073]
在一些实施例中，输入信号srf可在频率保持实质上恒定，侦测器120可侦测前级电路10的输出阻抗，且依据前级电路10的输出阻抗来产生侦测信号sd。控制器122可为前级电路10的较低输出阻抗选择较高的等效电容值，为前级电路10的中间输出阻抗选择中等的等效电容值，及为前级电路10的较高输出阻抗选择较低的等效电容值。若侦测信号sd显示前级电路10的输出阻抗低于低阻抗临界值，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第五模式操作。若侦测信号sd显示前级电路10的输出阻抗介于低阻抗临界值及高阻抗临界值之间，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第四模式操作。高阻抗临界值高于低阻抗临界值。若侦测信号sd显示前级电路10的输出阻抗高于高阻抗临界值，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第三模式操作。对于前级电路10的较低输出阻抗(r1)，在第五模式下匹配电路12的较高等效电容值(ch)可产生匹配电路12的时间常数(τ＝rl*ch)，且对于前级电路10的较高的输出阻抗(rh)，在第三模式下的匹配电路12的较低的等效阻抗值(cl)可保持匹配电路12的时间常数实质上不变(τ＝rh*cl)，藉以使输出信号srf
′
的延迟维持实质上恒定。
[0074]
在一些实施例中，输入信号srf可在频率保持实质上恒定，且侦测器120可侦测前级电路10的温度，并且依据前级电路10的温度来产生侦测信号sd。前级电路10可以是功率放大器，且功率放大器的增益随着温度的升高而减小，即温度越高，增益会越低。因此，控制器122可为前级电路10的较低温度选择较高的等效电容值，为前级电路10的中间温度选择中等的等效电容值，及为前级电路10的较高温度选择较低的等效电容值。若侦测信号sd显示前级电路10的温度低于低温临界值，则控制器122可控制第一组开关装置22、第二组开关
装置26及第三组开关装置34以第五模式操作。若侦测信号sd显示前级电路10的温度介于低温临界值及高温临界值之间，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第四模式操作。高温临界值高于低温临界值。若侦测信号sd显示前级电路10的温度高于高温临界值，则控制器122可控制第一组开关装置22、第二组开关装置26及第三组开关装置34以第三模式操作。对于前级电路10的较低温度，第五模式的较低等效阻抗可对输入信号srf提供较强的衰减效果；对于在先电路10的较高温度，第三模式的较高等效阻抗可可对输入信号srf提供较弱的衰减效果，进而使输出信号srf'的功率维持实质上恒定。
[0075]
在一些实施例中，第三模式对应第一频率，第四模式对应第二频率，且第五模式对应第三频率。第三频率可与第二频率不同，例如第三频率大于第二频率。第二频率可与第一频率不同。举例而言，第一频率可为2.3ghz，第二频率可为2.4ghz，第三频率可为2.5ghz。当输入信号srf为2.3ghz时，匹配电路12可被设置于第三模式以针对2.3ghz的输入信号srf进行阻抗匹配；当输入信号srf为2.4ghz时，匹配电路12可被设置于第四模式以针对2.4ghz的输入信号srf进行阻抗匹配；当输入信号srf为2.5ghz时，匹配电路12可被设置于第五模式以针对2.5ghz的输入信号srf进行阻抗匹配。在另一些实施例中，亦可针对匹配电路12的前级电路的输出阻抗而分别设定匹配电路12的运作模式。
[0076]
虽然匹配电路12从电容20及第一组开关装置22、电容24及第二组开关装置26、及电容32及第三组开关装置34三个阻抗分支中选择以提供三个等效电容值，在本发明的其他实施例中也可依据相同原则包含更多阻抗分支，及从所有阻抗分支中选择以提供更复数个等效电容值。
[0077]
与相关技术中从多条并联电容分支中进行选择以产生不同匹配阻抗的方式相比，匹配电路12中使用的总共晶体管数量(i j 1)较少，因此可缩小晶体管大小，缩小匹配电路12的面积，及/或减低制造成本。
[0078]
虽然上述实施例的匹配电路12是以电容20、24、30与32作为说明，但在本发明的其他实施例中也可用其他的阻抗性组件代替电容，例如是电阻或电感。图4是为本发明实施例中另一种匹配电路12的电路图。图4及图2中的匹配电路12的主要差异在于电容20、电容24分别以阻抗性组件40、阻抗性组件44取代。匹配电路12可包含输入端n1、输出端n2、阻抗性组件40、第一组开关装置22、阻抗性组件44及第二组开关装置26。输入端n1可耦接于信号源，及输出端n2可耦接于负载。阻抗性组件40包含第一端，耦接于输入端n1及输出端n2之间，及第二端。第一组开关装置22包含第一端，耦接于阻抗性组件40的第二端，及第二端，耦接于参考端n3。参考端n3可提供参考电压gnd。阻抗性组件44包含第一端，耦接于阻抗性组件40的第二端与第一组开关装置22的第一端之间，及第二端。第二组开关装置26包含第一端，耦接于阻抗性组件44的第二端，及第二端，耦接于参考端n3。第一组开关装置22包含复数个彼此串联的第一晶体管m11至m1i，第二组开关装置26包含复数个彼此串联的第二晶体管m21至m2j，复数个第一晶体管的数量i与该复数个第二晶体管的数量j不同。在第一模式时，第一组开关装置22被截止以使图4的匹配电路12提供一第一等效匹配阻抗；在第二模式时，第一组开关装置22被导通以使图4的匹配电路12提供一第二等效匹配阻抗。第二等效匹配阻抗与第一等效匹配阻抗不同。
[0079]
图5及图3中的匹配电路12的主要差异在于电容20、电容24、电容32、电容30分别以
阻抗性组件40、阻抗性组件44、阻抗性组件52、阻抗性组件50取代。阻抗性组件50包含第一端，耦接于输入端n1，及第二端，耦接于参考端n3。阻抗性组件52包含第一端，耦接于阻抗性组件44的第二端与第二组开关装置26的第一端之间，及第二端。第三组开关装置34包含第一端，耦接于阻抗性组件52的第二端，及第二端，耦接于参考端n3。第三组开关装置34包含至少一个第三晶体管m31或复数个彼此串联的第三晶体管m31至m3k，复数个第一晶体管的数量i、复数个第二晶体管的数量j与第三晶体管的数量k皆不同。在第三模式时，第一组开关装置22被截止及第二组开关装置26被截止及第三组开关装置34被导通以使图5的匹配电路12提供第一等效匹配阻抗；在第四模式时，第一组开关装置22被截止及第二组开关装置26被导通以使图5的匹配电路12提供第二等效匹配阻抗。在第五模式时，第一组开关装置22被导通以使图5的匹配电路12提供第三等效匹配阻抗。第一等效匹配阻抗、第二等效匹配阻抗与第三等效匹配阻抗皆不同。阻抗性组件例如可为电容性组件、电阻性组件、或电感性组件及其组合，亦可达到前述实施例的功效。
[0080]
图2至图5的匹配电路12可测量电路的电特性，依据电路的电特性提供合适的阻抗，进而滤除输入信号srf不需要的频率成分、提供宽带传输、维持输出功率的实质上恒定、维持输出相位的实质上恒定、及/或维持输出延迟的实质上恒定。
[0081]
以上该仅为本发明的较佳实施例，凡依本发明申请专利范围所做的等同变化与修饰，皆应属本发明的涵盖范围。