一种同步转换器的高效控制电路的制作方法

1.本发明涉及电路领域，更具体的说是，涉及一种同步转换器的高效控制电路。


背景技术：

2.如图1所示，通常的控制器，在dcm模式运行时，在pwm_off阶段下管开关信号ls打开下管q2，电感电流续流，直到zcd检测到电感电流过零，当前周期下管关断；现有的同步转换器或控制器在轻负载dcm模式下运行时，在pwm off阶段是下管(续流管)打开直到电感电流过零，利用开关管的低ron节约导通损耗；不过下管在一个周期打开一次会有开关损耗；在负载电流电流较小时，下管的开关一次的开关损耗会超过节约的体二极管续流的损耗，这样打开下管续流反而会降低效率。


技术实现要素：

3.本发明的目的是提供一种同步转换器的高效控制电路。
4.本发明要解决的是现有同步转换器存在的问题。
5.与现有技术相比，本发明技术方案及其有益效果如下：
6.一种同步转换器的高效控制电路，包括：功率开关单元，所述功率开关单元包括功率管、同步整流管、第一控制器和第二控制器；过零检测单元，所述过零检测单元的检测端连接开关节点，所述过零检测单元的输出端连接所述第二控制器；输出单元，所述输出单元的第一端连接所述开关节点，所述输出单元的第二端连接所述同步整流管的第二端；自调节控制单元，所述自调节控制单元的第一端连接于所述功率管的第一端，所述自调节控制单元的第二端连接于所述第二控制器，所述自调节控制单元包括时钟模块、第一采样保持模块、第二采样保持模块、运算放大器、第一比较器和采样电阻，所述运算放大器的正相输入端连接于所述采样电阻的一端，所述运算放大器的负相输入端连接于所述采样电阻的另一端。
7.作为进一步改进的，所述第一采样保持模块的第一端连接于所述第一比较器的正相输入端，所述第一采样保持模块的第二端连接于所述时钟模块的第一端，所述第一采样保持模块的第三端连接于所述运算放大器的输出端；所述第二采样保持模块的第一端连接于所述运算放大器的输出端，所述第二采样保持模块的第二端连接于所述时钟模块的第二端，所述第二采样保持模块的第三端连接于所述第一比较器的反相输入端。
8.作为进一步改进的，所述自控制调节单元还包括：第一传输门，所述第一传输门的第一端连接于所述时钟模块的第四端，所述第一传输门的输入端连接于所述时钟模块的第三端，所述第一传输门的输出端连接于所述第二控制器；第二传输门，所述第二传输门的第一端连接于所述第一传输门的第二端，所述第二传输门的第二端连接于所述时钟模块的第四端，所述第二传输门的输入端连接于所述第一比较器的输出端，所述第二传输门的输出端连接于所述第二控制器；非门，所述非门的输入端连接于所述时钟模块的第四端，所述非门的输出端连接于所述第一传输门的第二端。
9.作为进一步改进的，所述第一采样保持模块包括：第一电容，所述第一电容的一端连接于所述第一比较器的正相输入端，所述第一电容的另一端接地；第一开关，所述第一开关的一端连接于所述第一电容的另一端，所述第一开关的控制端连接于所述时钟模块的第一端。
10.作为进一步改进的，所述第二采样保持模块包括：第二开关，所述第二开关的一端连接于所述第一开关的另一端，所述第二开关的另一端连接于所述第一比较器的反相输入端，所述第二开关的控制端连接于所述时钟模块的第二端；第二电容，所述第二电容的一端连接于所述第二开关的另一端，所述第二电容的另一端接地。
11.作为进一步改进的，所述输出单元包括：第一电感，所述第一电感连接于所述开关节点；第三电容，所述第三电容串联于所述第一电感和所述同步整流管的第二端；负载电阻，所述负载电阻并联于所述第三电容的两端。
12.作为进一步改进的，所述功率管为增强型nmos管，所述同步整流管为增强型nmos管。
13.作为进一步改进的，所述过零检测单元包括第二比较器，所述第二比较器的正相输入端连接于所述开关节点，所述第二比较器的负相输入端接地，所述第二比较器的输出端连接于所述第二控制器。
14.作为进一步改进的，所述第一控制器和所述第二控制器集成于同一个控制器中。
15.本发明的有益效果为：本发明采用功率开关单元、过零检测单元、输出单元和自调节控制单元的组合，提出的同步转换器或控制器的控制方式，利用判定不同方式的输入平均电流的大小，实现自调节系统在同步方式和非同步方式选择最小输入平均电流的控制方式，同时周期性的更新以适应系统变化，实现最佳效率运行；
16.本发明提出了提出一种高效的自调节控制方式，通过判定打开下管续流时和不打开下管续流时的输入平均电流的大小，选择输入平均电流最小即效率最高的操作方式即是否开关下管续流，实现同步转换器在自调节最高效率的运行方式。
附图说明
17.图1是背景技术提供的现有的同步转换器的控制电路图。
18.图2是本发明实施例提供的一种同步转换器的高效控制电路的第一示意图。
19.图3是图2的电路信号图。
20.图4是本发明实施例提供的一种同步转换器的高效控制电路的第二示意图。
21.图5是本发明实施例提供的一种同步转换器的高效控制电路的流程图。
22.图6是本发明实施例提供的一种同步转换器的高效控制电路的第三示意图。
23.图中：
24.1.功率开关单元
ꢀꢀꢀꢀꢀꢀꢀ
11.第一控制器
ꢀꢀꢀꢀꢀꢀꢀ
12.第二控制器
25.2.过零检测单元
ꢀꢀꢀꢀꢀꢀꢀ
3.输出单元
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
4.自调节控制单元
具体实施方式
26.为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实
施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
27.在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
28.参照图2至图3所示，一种同步转换器的高效控制电路，包括：功率开关单元1，所述功率开关单元1包括功率管q1、同步整流管q2、第一控制器11和第二控制器12；过零检测单元2，所述过零检测单元2的检测端连接开关节点，所述过零检测单元2的输出端连接所述第二控制器12；输出单元3，所述输出单元3的第一端连接所述开关节点，所述输出单元3的第二端连接所述同步整流管q2的第二端；自调节控制单元4，所述自调节控制单元4的第一端连接于所述功率管q1的第一端，所述自调节控制单元 4的第二端连接于所述第二控制器12，所述自调节控制单元4包括时钟模块clk、第一采样保持模块、第二采样保持模块、运算放大器opa和第一比较器comp2。
29.所述自控制调节单元4还包括采样电阻rsense，所述运算放大器opa 的正相输入端连接于所述采样电阻rsense的一端，所述运算放大器opa的负相输入端连接于所述采样电阻rsense的另一端；所述第一采样保持模块的第一端连接于所述第一比较器comp2的正相输入端，所述第一采样保持模块的第二端连接于所述时钟模块clk的第一端，所述第一采样保持模块的第三端连接于所述运算放大器opa的输出端；所述第二采样保持模块的第一端连接于所述运算放大器opa的输出端，所述第二采样保持模块的第二端连接于所述时钟模块clk的第二端，所述第二采样保持模块的第三端连接于所述第一比较器comp2的反相输入端。
30.所述自控制调节单元4还包括：第一传输门tg1，所述第一传输门tg1 的第一端连接于所述时钟模块clk的第四端，所述第一传输门tg1的输入端连接于所述时钟模块clk的第三端，所述第一传输门tg1的输出端连接于所述第二控制器12；第二传输门tg2，所述第二传输门tg2的第一端连接于所述第一传输门tg1的第二端，所述第二传输门tg2的第二端连接于所述时钟模块clk的第四端，所述第二传输门tg2的输入端连接于所述第一比较器comp2的输出端，所述第二传输门tg2的输出端连接于所述第二控制器12；非门n，所述非门n的输入端连接于所述时钟模块clk的第四端，所述非门n的输出端连接于所述第一传输门tg1的第二端。
31.所述第一采样保持模块包括：第一电容c1，所述第一电容c1的一端连接于所述第一比较器comp2的正相输入端，所述第一电容c1的另一端接地；第一开关s1，所述第一开关s1的一端连接于所述第一电容c1的另一端，所述第一开关s1的控制端连接于所述时钟模块clk的第一端。
32.所述第二采样保持模块包括：第二开关s2，所述第二开关s2的一端连接于所述第
一开关s1的另一端，所述第二开关s2的另一端连接于所述第一比较器comp2的反相输入端，所述第二开关s2的控制端连接于所述时钟模块clk的第二端；第二电容c2，所述第二电容c2的一端连接于所述第二开关s2的另一端，所述第二电容c2的另一端接地。
33.所述输出单元3包括：第一电感l，所述第一电感l连接于所述开关节点；第三电容cout，所述第三电容cout串联于所述第一电感l和所述同步整流管q2的第二端；负载电阻rload，所述负载电阻rload并联于所述第三电容cout的两端。
34.所述功率管q1为增强型nmos管，所述同步整流管q2为增强型nmos 管。
35.所述过零检测单元2包括第二比较器comp1，所述第二比较器comp1的正相输入端连接于所述开关节点，所述第二比较器comp1的负相输入端接地，所述第二比较器comp1的输出端连接于所述第二控制器12。
36.所述第一控制器11和所述第二控制器12集成于同一个控制器中。
37.参照图2至图5所示，本发明提供的一种同步转换器的高效控制电路的工作原理为：
38.一般的非同步转换器或控制器是依靠二极管续流，有较大的导通损耗，无开关损耗；而同步控制器或转换器，利用下管的低ron续流，减小导通损耗，不过开关下管会产生开关损耗；
39.特别是在负载较轻时，同步转换器或控制器的总损耗可能会超过非同步的控制或转换器的损耗，即同步转换器或控制器的效率可能反而较低。
40.同时在一个dc-dc应用中，当确定输出电压和输出电流时，则有一个固定的输出功率，同时输入电压也是一个稳定的输入电压，这样输入平均电流的变化就反应了输入功率的变化即同时反应的效率的变化；当输入平均电流较时大则输入功率就较大，效率较低；输入平均电流较小则输入功率较小，效率较高。
41.依据上述两点设计一种自调节控制方式实现最佳效率运行；当判定当前为轻负载时，进入自调节周期：在比较阶段1执行同步方式即打开下管续流，同时采集此方式的输入平均电流；在比较阶段2执行非同步方式即关闭下管续流，同时采集此方式的输入平均电流；比较两种方式的平均电流大小，选择电流最小的控制方式；即当同步模式电流较小，在执行阶段就执行同步方式；当非同步模式电流较小，在执行阶段执行非同步方式。
42.另外，参照图6所示，需要说明的是，本发明的第一/第二采样保持模块可以用adc和latch锁存器代替，同时第一比较器comp1用数字比较器代替。
43.以上实施例仅用以解释说明本发明的技术方案而非对其限制。本领域技术人员应当理解，未脱离本发明精神和范围的任何修改和等同替换，均应落入本发明权利要求的保护范围中。