存储器中的推测的制作方法

1.本公开大体上涉及存储器，且更具体地说，涉及与在存储器中执行推测相关联的设备和方法。


背景技术：

2.存储器装置通常被提供为计算机或其它电子装置中的内部、半导体、集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要电力来维持其数据，且包含随机存取存储器(ram)、动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)等。非易失性存储器可通过当未被供电时保持所存储的数据而提供持久的数据，且可包含nand快闪存储器、nor快闪存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、可擦除可编程rom(eprom)和电阻可变存储器，例如相变随机存取存储器(pcram)、电阻性随机存取存储器(rram)和磁阻随机存取存储器(mram)等。
3.存储器还用作易失性和非易失性数据存储装置以用于广泛范围的电子应用，包含但不限于个人计算机、便携式记忆棒、数码相机、蜂窝电话、便携式音乐播放器，例如mp3播放器、电影播放器和其它电子装置。存储器单元可布置成阵列，其中阵列在存储器装置中使用。
4.各种计算系统包含耦合到存储器(例如，存储器系统)的数个处理资源，所述存储器与执行指令集(例如，程序、应用程序等)相关联地被存取。处理资源可执行推测以优化指令集的执行。如由处理器执行的推测可用于在确定是否需要指令集之前执行所述指令集。推测可精简通过处理器执行指令集。
附图说明
5.图1是根据本公开的数个实施例的呈包含存储器装置的计算系统形式的设备的框图。
6.图2是根据本公开的数个实施例的呈存储器装置形式的设备的框图。
7.图3说明根据本公开的数个实施例的用于在存储器中执行推测的方法的实例流程图。
8.图4说明可在其内执行用于使得机器执行本文中所论述的各种方法的指令集的计算机系统的实例机器。
具体实施方式
9.本公开包含与在存储器中执行推测相关的设备和方法。数据传送可为指令执行的限制因素。举例来说，处理装置与存储器装置之间的数据传送可限制处理装置对正传送的数据执行操作的能力。为了减少用于在处理装置与存储器装置之间传送数据的时间，处理装置可执行推测。
10.如由处理装置执行的推测可用于优化执行。举例来说，处理装置可在知晓将利用
执行路径中的哪一者之前计算多个不同执行路径。响应于确定利用执行路径中的哪一者，处理装置可舍弃执行路径的一部分且可保持所利用的执行路径。在识别要利用的执行路径之前计算不同执行路径可以允许利用处理装置，而可以其它方式不利用处理装置。
11.还可在存储器中执行推测以减小由存储器装置利用的电力且减少用于从存储器装置存取数据的时间。可通过利用存取命令识别存储器阵列中的数据来在存储器中执行推测，所述数据可经组织以减少用于检索所述数据的存取命令的数量。可基于在存储器装置处所接收的存取命令而生成数据(例如，统计数据)。数据可界定最多存取的存储器阵列的地址、数据存取模式，和/或待从存储器阵列存取的数据的预测。
12.如本文中所使用，存取命令可包含数个命令。存取命令可为预充电命令、激活命令、读取命令和/或写入命令，以及与从存储器存取数据相关的其它可能命令。
13.尽管在存取命令的上下文中提供本文中所描述的实例，但可利用包含存取命令的不同类型的命令而执行推测。举例来说，可从电力命令和存取命令收集数据(例如，统计数据)。
14.数据存取模式可包含与存储器阵列的地址相关联的模式。举例来说，数据存取模式可描述在第一地址之后存取第二地址。在接收到第一地址后，存储器装置可推测接下来将存取第二地址。存储器装置可组织第一地址和第二地址使得可利用单个存取命令而非多个存取命令来存取第一地址和第二地址。节省能量且通过减少用于检索数据的存取命令的数量而降低检索速度。
15.如本文中所使用，“数个”某物可指此类事物中的一或多个。举例来说，数个存储器装置可指一或多个存储器装置。“多个”某物意指两个或多于两个。另外，如本文中所使用的例如“n”的指定符，尤其是关于图式中的附图标记指示如此指定的数个特定特征可与本公开的数个实施例一起包含。
16.本文中的图遵循编号定则，其中前一或多个数字对应于图号，且剩余的数字识别图式中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。如应了解，可添加、交换和/或排除本文中的各种实施例中展示的元件，从而提供本公开的数个额外实施例。另外，图中所提供的元件的比例和相对比例意图说明本公开的各种实施例，并且不会以限制性意义来使用。
17.图1是根据本公开的数个实施例的呈包含存储器装置103的计算系统100形式的设备的框图。如本文中所使用，例如，存储器装置103、存储器阵列110和/或主机102可能还单独地视为“设备”。
18.在此实例中，系统100包含经由接口104耦合到存储器装置103的主机102。计算系统100可为个人膝上型计算机、台式计算机、数码相机、移动电话、存储卡读卡器，或启用物联网(iot)的装置，以及各种其它类型的系统。主机102可包含能够存取存储器120的数个处理资源(例如，一或多个处理器、微处理器或某一其它类型的控制电路系统)。系统100可包含单独集成电路，或主机102和存储器装置103两者可在同一集成电路上。举例来说，主机102可以是包括多个存储器装置103的存储器系统的系统控制器，其中系统控制器102提供通过例如中央处理单元(cpu)的另一处理资源对相应存储器装置103进行存取。
19.在图1中所展示的实例中，主机102负责执行操作系统(os)和/或各种应用程序(例如，程序)，所述操作系统和/或应用程序可(例如，经由控制器105从存储器装置103)加载到
所述主机上。可通过将用以存取包括os和/或各种应用程序的数据的存取命令从主机102提供到存储器装置103来从存储器装置103加载os和/或各种应用程序。主机102还可通过将用以检索os和/或各种应用程序的执行过程中利用的数据的存取命令提供到存储器装置103来存取由os和/或各种应用程序利用的所述数据。
20.为了清楚起见，已简化系统100以聚焦于与本公开特别相关的特征。举例来说，存储器阵列110可以是dram阵列、sram阵列、stt ram阵列、pcram阵列、tram阵列、rram阵列、nand快闪阵列和/或nor快闪阵列。阵列110可包括以通过存取线(其可在本文中称为字线或选择线)耦合的行和由感测线(其可在本文中称为数字线或数据线)耦合的列布置的存储器单元。尽管在图1中展示单个阵列110，但实施例不限于此。举例来说，存储器装置103可包含数个阵列110(例如，数组dram单元)。
21.存储器装置103包含地址电路系统106以锁存经由接口104提供的地址信号。接口可包含例如采用合适的协议(例如，数据总线、地址总线和命令总线，或组合的数据/地址/命令总线)的物理接口。此类协议可为定制或专有的，或接口104可采用标准化协议，例如外围组件互连高速(pcie)、gen-z、ccix等。地址信号由行解码器108和列解码器112接收和解码以存取存储器阵列110。可通过使用感测电路系统111感测感测线上的电压和/或电流变化而从存储器阵列110读取数据。感测电路系统111可包括例如感测放大器，所述感测放大器可读取并锁存来自存储器阵列110的数据的页面(例如，行)。i/o电路系统107可用于经由接口104与主机102进行双向数据通信。读取/写入电路系统113用于将数据写入到存储器阵列110或从存储器阵列110读取数据。作为实例，读取/写入电路系统113可包括各种驱动器、锁存电路系统等。
22.控制电路系统105对由主机102提供的信号进行解码。信号可以是由主机102提供的命令。这些信号可包含用于控制在存储器阵列110上执行的操作(包含数据读取操作、数据写入操作和数据擦除操作)的芯片启用信号、写入启用信号和地址锁存信号。在各种实施例中，控制电路系统105负责执行来自主机102的指令。控制电路系统105可包括状态机、定序器和/或某一其它类型的控制电路系统，其可以硬件、固件或软件或三者的任何组合的形式实施。在一些实例中，主机102可以是在存储器装置103外部的控制器。举例来说，主机102可以是耦合到计算装置的处理资源的存储器控制器。
23.控制电路系统105可耦合到推测单元109。推测单元109可为被配置成执行推测的电路系统。执行推测可描述用于推测待存取数据的操作。推测单元109可包括缓冲器114。缓冲器114可存储来自存储器阵列110的数据。推测单元109可将数据从存储器阵列110移动到缓冲器114以减少用以存取数据的存取命令的数量。可通过从缓冲器114而非存储器阵列110提供数据来满足存取命令。
24.推测单元109也可组织存储于存储器阵列110中的数据。组织存储于存储器阵列110中的数据可包含将数据从存储器阵列110传送到缓冲器114和/或将数据从存储器阵列110的一个部分移动到存储器阵列110的不同部分。尽管推测单元109展示为在控制电路系统106外部，但推测单元109和/或缓冲器114还可为控制电路系统105的一部分。
25.推测单元109可耦合到行解码器108和/或列解码器112以控制存储器阵列110。推测单元109可控制存储器阵列110以激活存储器阵列110的行和列。推测单元109可激活存储器阵列110的行和列以存取存储于存储器阵列110中的数据。存储于存储器阵列中的数据可
经存取以将数据从存储器阵列110的第一地址移动到存储器阵列110的第二地址或将数据从存储器阵列110移动到缓冲器114。
26.推测单元109可从控制电路系统105请求存储器阵列110的控制。推测单元109可接收存储器装置103的控制以将数据从存储器阵列110的第一部分传送到存储器阵列的第二部分和/或通过将数据从存储器阵列110移动到缓冲器114而接收存储器装置的控制。响应于准予存储器阵列110的控制，控制电路系统106可避免与存储器阵列110互动。举例来说，控制电路系统106可避免激活存储器阵列110的行和/或列。推测单元109可响应于已将数据从存储器阵列110传送到缓冲器114和/或响应于将数据从存储器阵列110的第一部分移动到存储器阵列的第二部分而放弃存储器装置103的控制。
27.缓冲器114可为用于满足已经推测的存取命令的专用缓冲器。在各种情况下，缓冲器114可为共享缓冲器，其可用于除满足已经通过推测单元109推测的存取命令之外的各种目的。
28.图2是根据本公开的数个实施例的呈存储器装置203形式的设备的框图。存储器装置203类似于图1中的存储器装置103。存储器装置203包括推测单元209和推测缓冲器214。存储器装置203还包括行控件208、存储器阵列210、感测放大器211(例如，感测放大器和缓冲器)，和列控件212。行控件208和列控件212可类似于图1中的行解码器108和列解码器112。
29.存储器装置203可经由接口204-1、204-2和204-3接收数据和/或提供数据。接口204-1可以是命令总线，接口204-2可以是地址总线，并且接口204-3可以是数据总线。接口204-1可用于命令的双向通信。接口204-2可用于地址的双向通信。接口204-3可用于先前存储于存储器阵列210中或待存储于所述存储器阵列中的数据的双向通信。
30.推测单元209可存取经由被称作接口204的接口204-1、204-2和204-3提供的命令、数据和/或地址。推测单元209可在通过存储器装置203接收命令、数据和/或地址时拦截所述命令、数据和/或地址。拦截命令、数据和/或地址可包含独立于将其递送到存储器装置203的不同装置/部分而存取所述命令、数据和/或地址。举例来说，存储器装置203可经由接口204-1经由图1中的控制单元105接收命令。推测单元209可独立于正由控制单元接收的命令而存取命令，使得控制单元和推测单元209两者接收所述命令。在推测单元209被实施为控制电路系统的部分的实例中，推测单元209可窥探通过控制电路系统接收的存取命令。如本文中所使用，窥探可指对原本正利用的存取命令的拦截。举例来说，可在正利用存取命令以提供对存储器阵列的存取的同时窥探存取命令。窥探还可包含出于除从存储器阵列存取数据之外的目的而利用存取命令。举例来说，存取命令可用以生成关于最可能从存储器阵列存取的日期的统计数据。
31.推测单元209可处理命令、相关联地址和/或数据以生成可用于确定将存取的存储于存储器阵列中的数据的数据。举例来说，推测单元209可处理命令、地址和/或数据以生成统计数据。统计数据可用于确定接下来有可能接收的存取命令。处理命令、地址和/或数据可用于识别可用于预测从存储器阵列进行未来数据存取的模式。预测未来数据存取可被称为推测。推测单元209可推测待在控制单元处接收和/或待通过控制单元接收的数据存取、存取命令和/或地址。
32.推测单元209可利用一定量的存取命令以预测未来数据存取。举例来说，推测单元
209可利用一存取命令来预测未来数据存取或利用多个存取命令来预测未来数据存取。
33.经预测未来数据存取可呈预测来自待存取的存储器阵列的地址的形式。经预测未来数据存取还可呈待通过存储器命令接收的经预测存取命令或预测待存取数据的类型的形式。举例来说，推测单元209可预测通过存储器装置203接收的接下来四个命令为存取命令。推测单元209可预测对应于接下来四个存取命令的地址。推测单元209可预测待由待通过存储器装置接收的接下来四个存取命令存取的数据的类型。举例来说，推测单元209可预测下一存取命令将请求由0位组成的数据。
34.推测单元209可识别待存取的地址的模式。举例来说，推测单元209可预测待存取的第一地址，接着是待存取的第二地址。推测单元209可识别触发事件，之后存取第一地址且接着存取第二地址。
35.在一些实例中，推测单元209可基于阈值计数器预测数据存取。推测单元209可跟踪对存储器阵列210的特定部分的存取频率。响应于在一段时间内达到对存储器阵列210的一部分的存取量的阈值，推测单元209可例如将数据从存储器阵列210移动到缓冲器214。
36.通过推测单元209收集的统计数据可为时间相依性和/或命令相依性的。因此，随着时间推移和/或当新命令通过存储器装置203接收时，从命令收集的先前数据相较于从当前命令收集的当前数据可具有更小权重。基于更新通过推测单元209收集的统计数据，存储于缓冲器214中的数据可基于统计数据的更新而改变。响应于预测数据存取，推测单元209可组织存储器阵列210中的数据以减小用于存取数据的存取命令的数量或减少用于提供数据的时间。组织数据可包含将数据从存储器阵列210的第一部分移动到存储器阵列210的第二部分。举例来说，第一地址和第二地址可重新映射到同一行和/或第一地址和第二地址可重新映射为连续地址。可利用单个存取命令通过重新映射第一地址和/或第二地址而存取组织第一地址和第二地址，使得第一地址和第二地址处于通过存取命令存取的同一数据页中。组织数据还可包含将数据从存储器阵列210移动到缓冲器214。
37.缓冲器214可经由数条数据线耦合到感测放大器。缓冲器214的大小可对应于感测放大器211的大小。举例来说，缓冲器214可存储等于通过感测放大器211锁存的数据数量的数据数量。缓冲器214可存储等于通过感测放大器211锁存的数据数量的倍数的数据数量。缓冲器214可利用寄存器、单元和/或不同类型的电荷存储装置来存储数据。
38.将数据从存储器阵列210移动到缓冲器214可包含从存储器阵列210读取数个数据页。举例来说，第一页的第一部分可存储于缓冲器214的第一部分中且存储器阵列210的第二页的第二部分可存储于缓冲器214的第二部分中以允许利用单个存取命令共同存取第一页的第一部分和第二页的第二部分。第一页的第一部分和第二页的第二部分可存储于规范缓冲器214中以减小用于存取第一页的第一部分和第二页的第二部分的时间量。举例来说，将第一页的第一部分存储于缓冲器214中可通过在处理对应存取命令时排除将第一页的第一部分从存储器阵列210移动到数据线213的需要而减少用于存取第一页的第一部分的时间。
39.推测单元209可存储对应于存储于规范缓冲器214中的数据的存储器阵列地址以识别存储于缓冲器214中的数据。推测单元209可监测通过存储器装置203接收的存取命令。推测单元209可请求存储器装置203的控制且可在所接收存取命令与存储于缓冲器214中的数据的地址相关联的情况下将数据从缓冲器214传送到接口204-3。
40.在一些实例中，控制电路系统可将数据从规范缓冲器214传送到接口204-3。控制电路系统可通过直接与缓冲器214通信和/或通过请求规范单元209将数据从缓冲器214移动到接口204-3而传送数据。
41.尽管图2将缓冲器214展示为在推测单元209外部，缓冲器114还可在如图1所示的推测单元109内部。内部缓冲器和/或外部缓冲器可与本文中所描述的实例一起实施和利用。
42.图3说明根据本公开的数个实施例的用于在存储器中执行推测的方法的实例流程图。在330处，可在存储器装置处接收多个存取命令。存储器装置可响应于对存取命令的接收而提供对存储器阵列的存取。
43.在332处，存储器阵列可响应于来自多个存取命令的一或多个存取命令而进行存取。在334处，对应于存取命令中的所述一或多个的模式或特性可经识别。模式可描述存取频率和/或存取命令之间的关系，以及其它模式或特性。
44.在336处，所存取数据可从所述阵列传送到耦合到所述阵列的多个感测放大器。在338处，数据可以至少部分地基于所述多个存取命令的所识别模式或特性的次序在感测放大器与存储器装置内部的缓冲器之间传送。
45.在一些实例中，所述多个存取命令的模式和/或特性可用于识别数据的部分。数据的所述部分可在经识别模式和/或特性中从感测放大器传送到缓冲器。举例来说，模式和/或特性可识别包括一行数据的多个位的第一部分。所述一行数据的第一部分可传送到缓冲器，而所述一行数据的其它部分不传送到缓冲器。
46.通过将对应于所述多个存取命令的地址存储于寄存器中且维持对应于地址的计数器来识别所述多个存取命令的模式或特性。
47.响应于接收到所述多个存取命令的一或多个存取命令，可确定与一或多个存取命令相关联的地址对应于存储于缓冲器中的数据。控制电路系统或推测单元可将与所接收到的存取命令相关联的地址与存储于缓冲器中的数据的地址和/或组织于存储器阵列中的数据的地址进行比较。举例来说，如果由于执行推测而将存储器阵列的第一部分存储于存储器阵列的第二部分中，那么所接收且对应于存储器阵列的第一部分的地址可映射到存储器阵列的第二部分。推测单元可请求存储器装置的控制以传回具有经映射地址的数据。
48.推测单元可响应于确定地址对应于存储于缓冲器中的特定数据而提供对存储于缓冲器中的特定数据的存取。可通过经由数据线将特定数据从缓冲器移动到存储器装置的数据接口而提供存取。
49.如果与所接收到的存取命令相关联的地址并不对应于存储于缓冲器中的特定数据，那么可提供对存储器阵列的存取而无需将地址映射到缓冲器或映射到存储器阵列的地址。可利用关于存取命令所接收到的地址以直接存取存储器阵列。如果所接收到的地址并不映射到缓冲器，那么控制电路系统和/或推测单元可提供对存储器阵列的所接收到的地址的存取。
50.在各种实例中，所述多个存取命令可经处理以识别有可能由所接收到的下一存取命令存取的数据。推测单元可推测待存取的下一地址(例如，存储于地址中的数据)。
51.在各种情况下，控制电路系统可被配置成接收多个命令。电路系统(推测单元)可进一步被配置成窥探所述多个命令、基于所述多个命令生成第一数据，且基于第一数据和/
或存储器存取的预测而组织存储于存储器阵列中的第二数据。第一数据还可被称作统计数据。可基于数据类型的计数器、存储器阵列的地址和/或在存储器装置处所接收的命令的类型而形成统计数据。
52.举例来说，每当接收到对应于一行的存取命令时，存储器装置可使与所述行相关联的计数器递增。基于多个计数器的更新，存储器装置可识别在一段时间内或在一定量的存取命令内以最大频率存取的阵列的行。举例来说，存储器装置可利用计数器来生成统计数据，所述统计数据识别相较于阵列的行的剩余部分以更大频率存取第一行和第二行。行的存取频率可被视为模式。模式为以更大频率存取哪些行。统计数据可为对应于存储器阵列的行的存取命令的百分比。
53.在一些实例中，统计数据可识别在将数据存储于一行中之后存取所述行的频率。举例来说，推测单元可识别写入到的行且可对在所述行中存储数据之后的存取命令的数量进行计数。如果用于在将数据存储于行中之后跟踪行的存取的计数小于阈值，那么在预期未来存取命令将以所述行为目标的情况下，数据可组织于存储器阵列中或移动到缓冲器。
54.多个寄存器可用于跟踪阵列的计数和地址。地址可包含行地址和/或列地址。推测单元可利用比较器来将传入地址与存储于阵列中的地址匹配。在给定传入地址与存储于寄存器中的地址之间的匹配的情况下，推测单元还可使与存储于寄存器中的地址相关联的计数器递增。推测单元还可维持队列以使记录保持最新。举例来说，队列可用于腾出与对存储器的一定量的先前存取中未经存取的地址相关联的寄存器。
55.在各种实例中，推测单元可维持有限状态机(fsm)和/或定序器以动态地记录或收回用于跟踪阵列或计数器的地址的所述多个寄存器中的记录。推测单元可利用寄存器作为缓冲器。用于跟踪所存取的阵列的地址和/或相关联计数器的行地址缓冲器可大于用于存储对应于阵列的行的数据的缓冲器(例如，行数据缓冲器)。然而，行地址缓冲器可与行数据缓冲器相关联，只要行数据缓冲器中的每一条目可对应于行地址缓冲器中的条目使得当行地址缓冲器中的条目被收回时，行数据缓冲器中的对应条目也被收回。
56.可基于第一数据预测存储器地址。举例来说，如果统计数据将地址识别为已经以最大频率存取，那么规范单元可预测将基于第一数据而存取地址。
57.基于经预测存储器存取，存储于存储器阵列中的第二数据可经组织以减小用于检索第二数据的存取量。在一些情况下，用于检索第二数据的存取量可能不会响应于预测存储器存取而改变。然而，用于提供对第二数据的存取的时间的持续时间可减少。
58.在一些实例中，可在组织对应于地址的数据之前执行存储器阵列的地址之间和/或存储器阵列的地址与推测缓冲器之间的映射。存储器阵列的对应于第二数据的地址可在经组织之前映射到存储器阵列的对应于在经组织之后的第二数据的地址。也就是说，经映射地址可识别在移动数据之前的数据的地址和在移动数据之后的数据的地址。
59.统计数据可识别共同或随后存取的数据。统计数据可用于识别两个或三个最常存取的数据。统计数据可用于识别最常存取的数据和存取数据的次序。在一些实例中，控制电路系统和电路系统(推测单元)可实施于单独的集成电路系统中或单个集成电路系统中。
60.图4说明可在其内执行用于使得机器执行本文所论述的各种方法的指令集的计算机系统440的实例机器。在各种实施例中，计算机系统440可对应于包含、耦合到或利用存储器子系统(例如，图1的存储器装置103)或可用于执行控制器(例如，图1的控制器105)的操
作的系统(例如，图1的系统100)。在替代实施例中，机器可连接(例如，联网)到lan、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
61.所述机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以执行本文中所论述的方法中的任何一或多种。
62.实例计算机系统440包含处理装置402、主存储器404(例如，只读存储器(rom)、快闪存储器、例如同步dram(sdram)或rambus dram(rdram)等动态随机存取存储器(dram))、静态存储器406(例如，快闪存储器、静态随机存取存储器(sram)等)，以及数据存储系统418，其经由总线430彼此通信。
63.处理装置402表示一或多个通用处理装置，例如，微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置402也可以是一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置402被配置成执行指令426以用于执行本文中所论述的操作和步骤。计算机系统440可进一步包含网络接口装置408以经由网络420进行通信。
64.数据存储系统418可包含机器可读存储媒体424(也称为计算机可读媒体)，其上存储有一或多个指令426之集合或体现本文中所描述的任何一或多种方法或功能的软件。指令426还可在其由计算机系统440执行期间完全或至少部分地驻留在主存储器404内和/或处理装置402内，主存储器404和处理装置402还构成机器可读存储媒体。
65.在一个实施例中，指令426包含实施对应于图1的主机102和/或存储器装置103的功能性的指令。尽管在实例实施例中将机器可读存储媒体424展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且使得机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
66.尽管已在本文中说明并描述了特定实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代所展示的特定实施例。本公开意图覆盖本公开的各种实施例的调适或变化。应理解，以说明方式而非限制方式进行了以上描述。对于所属领域的技术人员来说在审阅以上描述之后以上实施例的组合以及本文中未特定描述的其它实施例将是显而易见的。本公开的各种实施例的范围包含其中使用以上结构和方法的其它应用。因此，本公开的各种实施例的范围应该参考所附权利要求书以及此权利要求书所授予的等效物的完整范围来确定。
67.在前述具体实施方式中，出于精简本公开的目的而将各种特征一起分组在单个实施例中。本公开的此方法不应被解译为反映本公开的所公开实施例必须比在每项权利要求
中明确叙述那样使用更多特征的意图。实际上，如所附权利要求书所反映，本发明主题在于单个所公开实施例的不到全部的特征。因此，所附权利要求书特此并入于具体实施方式中，其中每项权利要求就其自身来说作为单独实施例。