用于反熔丝电路中的隔离保护电路结构的制作方法

技术特征：
1.一种反熔丝电路中的隔离保护电路结构，与低压电路连接，所述低压电路包括反相器inv1和pmos管p2，反相器inv1的输入端接pmos管p2的控制栅，输出端接pmos管p2的漏端，其特征在于，所述隔离保护电路结构包括pmos管p3和p4、nmos管n2和n3、反相器inv2；所述反相器inv2的输入端输入控制信号，输出端连接pmos管p4的控制栅和nmos管n3的控制栅；pmos管p4的漏端连接第一电路节点jd5；pmos管p3的控制栅连接第二电路节点jd4，漏端连接第一电路节点jd5；nmos管n2的控制栅连接第二电路节点jd4，漏端接第一电路节点jd5，源端接nmos管n3的漏端，nmos管n3的控制栅接所述反相器inv2的输出端，源端接逻辑电路工作地gnda。2.如权利要求1所述的反熔丝电路中的隔离保护电路结构，其特征在于，所述pmos管p3和p4的源端均接逻辑电路工作电源vcca。3.如权利要求1所述的反熔丝电路中的隔离保护电路结构，其特征在于，所述反相器inv1的输入端连接第一电路节点jd5。4.一种用于反熔丝电路中的隔离保护电路结构，与低压电路连接，所述低压电路包括反相器inv1和pmos管p2，反相器inv1的输入端接pmos管p2的控制栅，输出端接pmos管p2的漏端，其特征在于，所述隔离保护电路结构包括pmos管p5、nmos管n4、反相器inv3；所述反相器inv3的输入端输入控制信号，输出端连接nmos管n4的源端；pmos管p5的控制栅连接第二电路节点jd7，源端连接逻辑电路工作电源vcca，漏端连接第一电路节点jd8；nmos管n4的控制栅连接第二电路节点jd7，源端连接反相器inv3的输出端，漏端连接第一电路节点jd8。5.如权利要求4所述的用于反熔丝电路中的隔离保护电路结构，其特征在于，所述反相器inv1的输入端连接第一电路节点jd8。6.一种反熔丝电路中的隔离保护电路结构，与低压电路连接，所述低压电路包括反相器inv1和pmos管p2，反相器inv1的输入端接pmos管p2的控制栅，输出端接pmos管p2的漏端，其特征在于，所述隔离保护电路结构包括pmos管p6和p7、nmos管n5、反相器inv4和inv5；反相器inv4的输入端输入控制信号，输出端连接nmos管n5的源原和反相器inv5的输入端；反相器inv5的输出端连接pmos管p7的控制栅；pmos管p6的控制栅连接到第二电路节点jd10，源端连接逻辑电路工作电源vcca，漏端连接到第一电路节点jd11；nmos管n5的控制栅连接第二电路节点jd10，源端连接反相器inv4的输出端和反相器inv5的输入端，漏端连接到第一电路节点jd11；pmos管p7的控制栅连接反相器inv5的输出端，源端连接逻辑电路工作电源vcca，漏端连接到第一电路节点jd11。7.如权利要求6所述的用于反熔丝电路中的隔离保护电路结构，其特征在于，所述反相器inv1的输入端连接第一电路节点jd11。

技术总结
本发明公开一种反熔丝电路中的隔离保护电路结构，属于微电子领域，包括PMOS管P3和P4、NMOS管N2和N3、反相器INV2；反相器INV2的输入端输入控制信号，输出端连接PMOS管P4和NMOS管N3的控制栅；PMOS管P4的漏端连接低压电路节点；PMOS管P3的控制栅连接高压电路节点，漏端连接低压电路节点；NMOS管N2的控制栅连接高压电路节点，漏端接低压电路节点，源端接NMOS管N3的漏端，NMOS管N3的控制栅接反相器INV2的输出端，源端接逻辑电路工作地GNDA。在反熔丝器件编程期间，控制信号为逻辑“高”，该隔离保护电路结构能够将低压电路与编程反熔丝器件用的高压电路隔离开来；在正常工作模式下，控制信号为逻辑“低”，能够实现逻辑信号的正常传输，保护了低压逻辑电路免遭高电压的击穿。保护了低压逻辑电路免遭高电压的击穿。保护了低压逻辑电路免遭高电压的击穿。


技术研发人员：马金龙 赵桂林 曹靓 蔺旭辉 隽扬 杨霄垒 孙杰杰
受保护的技术使用者：中国电子科技集团公司第五十八研究所
技术研发日：2021.11.02
技术公布日：2022/1/25