一种低泄漏电流的IGBT器件及其制备方法与流程

一种低泄漏电流的igbt器件及其制备方法
技术领域
1.本发明属于功率半导体技术领域，具体涉及一种低泄漏电流的igbt器件及其制备方法。


背景技术：

2.绝缘栅双极晶体管igbt(insulate gate bipolar transistor)作为一种新型的电力半导体器件，现在已经成为电力电子领域的新一代主流产品，广泛应用于新能源汽车、能源发电、消费电子、轨道交通、航空航天、智能家电等领域。绝缘栅双极晶体管将mosfet结构与bjt结构集成在了一起，同时具有了这两种器件的特点，同时具有mosfet的驱动功率小、开关速度快以及bjt的导通压降小、电流大等诸多优势。
3.现在应用较广泛的有平面型igbt器件与沟槽型igbt器件，相较于平面型igbt器件，沟槽栅igbt具有更低的导通电阻，优化了igbt的导通电阻与关断速度的矛盾关系。随着航空航天、轨道交通等领域的技术发展，需要igbt在高温环境下也能高能效高可靠运行。


技术实现要素：

4.本发明目的在于克服现有技术的不足，提供一种耐高温的igbt器件，减小器件的漏电流，使器件的耐高温能力增强。
5.为达到上述目的，本发明采用的技术方案如下：
6.一种低泄漏电流的igbt器件，包括有源区元胞结构和非有源区终端结构，所述有源区元胞结构包括：n型半导体衬底；形成于所述n型半导体衬底正面的p阱层；形成于所述p阱层正面的高掺杂p 区和高掺杂n 发射区；形成于高掺杂n 发射区中部并在垂直方向上贯穿p阱层且底部位于n型半导体衬底内的沟槽栅；由沟槽栅中的导电材料引出的栅电极；所述高掺杂p 区和高掺杂n 发射区共同引出的发射极电极；形成于所述n型半导体衬底背面的p型集电区；在所述p型集电区引出的集电极，所述p型集电区的顶部引入具有电场截止作用的n型掺杂区，所述n型掺杂区包括形成于p型集电区顶部的一阶n型掺杂区和形成于一阶n型掺杂区顶部的多个柱形的二阶n型掺杂区。
7.进一步地，所述一阶n型掺杂区与p型集电区接触，所述二阶n型掺杂区与一阶n型掺杂区接触；所述有源区元胞结构中的二阶n型掺杂区在横向方向和纵向方向上均为间断分布，相邻的二阶n型掺杂区之间为n型半导体衬底；所述非有源区终端结构中的二阶n型掺杂区在横向方向和纵向方向上均为不间断连续分布。
8.进一步地，所述二阶n型掺杂区的掺杂浓度大于所述n型半导体衬底的掺杂浓度。
9.进一步地，所述有源区元胞结构中的二阶n型掺杂区的注入窗口选自正方形、圆形和六边形中的一种。
10.进一步地，所述一阶n型掺杂区采用浅能级的磷离子、砷离子或深能级的硫离子、硒离子掺杂；所述二阶n型掺杂区采用浅能级的磷离子、砷离子或深能级的硫离子、硒离子掺杂。
11.进一步地，所述沟槽栅包括填充在沟槽内的多晶硅和用以隔绝多晶硅与沟槽内壁的氧化层。
12.基于一个总的发明构思，本发明的另一个目的在于提供上述低泄漏电流的igbt器件的制备方法，包括以下步骤：
13.提供一n型半导体衬底；形成终端场限环区；在所述n型半导体衬底正面形成p阱层；在所述p阱层正面形成高掺杂p 区和高掺杂n 发射区；形成沟槽栅结构；形成顶部接触电极栅与发射极；钝化；形成背面柱形的二阶n型掺杂区；形成背面一阶n型掺杂区；形成背面p型集电区；形成背面电极集电极；进行测试、划片、管芯分割、引线键合、封装，完成工艺。
14.进一步地，所述二阶n型掺杂区通过质子辐照和低温退火相结合的方式形成。
15.与现有技术相比，本发明相较于传统的igbt，在高温环境下的漏电流大幅减小，使igbt器件的耐高温能力增强。
16.1、本发明设有柱形的二阶n型掺杂区，使得集电极的空穴注入效率减小，器件寄生pnp晶体管的增益降低，从而器件的漏电流减小，igbt器件的耐高温性能得到提升。
17.2、本发明所设置的一阶n型掺杂区和柱形的二阶n型掺杂区采用硫、砷等深能级离子掺杂时，由于温度升高时杂质离子离化率变大，使得一阶和二阶n型掺杂区的有效掺杂浓度变高，从而集电极的空穴注入效率减小，器件寄生pnp晶体管的增益降低，使得器件的漏电流减小，igbt器件的耐高温性能得到提升。
18.3、本发明制备方法步骤简单，在传统igbt制备方法的基础上，只需增加少量步骤，就可以完成本发明的制备，利于大规模推广应用。
附图说明
19.图1为本发明实施例1的结构示意图；
20.图2-图12是具体实施方式各步骤的说明附图；
21.图13为二阶n型掺杂区的各种掺杂窗口形状示例；
22.图14分别为本发明提出的新结构与传统结构的掺杂分布对比图、正向阻断情况下的电场分布对比图以及正向阻断电压为1100v情况下的泄漏电流分布对比图，可见本发明提出的新结构泄漏电流明显低于传统结构。
23.图15为本发明技术方案的立体透视图；
具体实施方式
24.为使本发明实施例的目的、技术方案和优点更加清楚，使本领域技术人员更好地理解本发明的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，本部分的描述仅作为示范性和解释性，不应对本发明的保护范围有任何的限制作用。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本发明保护的范围。
25.实施例1
26.参看图1，一种耐高温低泄漏电流的igbt器件，包括有源区元胞结构和非有源区终端结构，所述有源区元胞结构包括：n型半导体衬底4；形成于所述n型半导体衬底4正面的p
阱层5；形成于所述p阱层5正面的高掺杂p 区6和高掺杂n 发射区7；形成于高掺杂n 发射区7中部并在垂直方向上贯穿p阱层5且底部位于n型半导体衬底4内的沟槽栅；由沟槽栅中的导电材料引出的栅电极；所述高掺杂p 区6和高掺杂n 发射区7共同引出的发射极电极；形成于所述n型半导体衬底4背面的p型集电区1；在所述p型集电区1引出的集电极，其特征在于，所述p型集电区1的顶部引入具有电场截止作用的n型掺杂区，所述n型掺杂区包括形成于p型集电区1顶部的一阶n型掺杂区2和形成于一阶n型掺杂区2顶部的多个柱形的二阶n型掺杂区3。
27.在本实施例中，所述一阶n型掺杂区2与p型集电区1接触，所述二阶n型掺杂区3与一阶n型掺杂区2接触；所述有源区元胞结构中的二阶n型掺杂区3在横向方向和纵向方向上均为间断分布，相邻的二阶n型掺杂区3之间为n型半导体衬底4；所述非有源区终端结构中的二阶n型掺杂区3在横向方向和纵向方向上均为不间断连续分布。
28.在本实施例中，所述二阶n型掺杂区3的掺杂浓度大于所述n型半导体衬底4的掺杂浓度；所述有源区元胞结构中的二阶n型掺杂区3的注入窗口为正方形；所述一阶n型掺杂区2采用磷离子掺杂；所述二阶n型掺杂区3采用磷离子掺杂；所述沟槽栅包括填充在沟槽内的多晶硅8和用以隔绝多晶硅8与沟槽内壁的氧化层9。
29.实施例2
30.一种耐高温低泄漏电流的igbt器件的制备方法，包括以下步骤：
31.s1.提供-n型半导体衬底4，具体地，提供一硅片，对原始区熔硅单晶进行检查、清洗、干燥；
32.s2.如图2所示，场氧化形成l0层对齐标记；
33.s3.形成终端p场限环区：如图3所示，光刻场限环区掺杂窗口，溅射生长牺牲氧化层，注入硼离子，然后刻蚀牺牲氧化层，接着推进兼退火并氧化形成p场限环区；
34.s4.形成p阱区和p 高掺杂区：如图4所示，光刻有源区掺杂窗口，溅射生长牺牲氧化层，注入硼离子，然后刻蚀牺牲氧化层，接着推进兼退火并氧化形成p阱区，类似地光刻p 高掺杂区掺杂窗口，注入硼离子，推进并退火形成p 高掺杂区；
35.s5.形成n 发射区：如图5所示，光刻发射区掺杂窗口，溅射生长牺牲氧化层，注入磷离子然后刻蚀牺牲氧化层，接着推进并退火形成n 发射区；
36.s6.表面淀积氮化硅和二氧化硅层；
37.s7.形成栅极沟槽：如图6所示，光刻沟槽区窗口，沟槽刻蚀及损伤层去除；
38.s8.形成多晶硅栅：如图7所示，生长栅氧化层，多晶硅淀积并掺杂以填充沟槽，多晶硅栅刻蚀以及氧化层刻蚀，多晶硅栅区选择性氧化并刻蚀氮化硅和垫氧化层，淀积磷硅玻璃；
39.s9.形成顶部接触电极：如图8所示，光刻发射极和多晶硅栅极接触区窗口，表面溅射金属铝膜，反刻铝金属化图形；
40.s10.钝化：淀积氮化硅钝化膜，反刻钝化膜；
41.s11.形成背面柱形二阶n型掺杂区：如图9所示，背面衬底减薄，光刻n型柱区掺杂窗口，注入n型离子然后背面激光退火兼推进形成柱形二阶n型掺杂区；
42.s12.形成背面一阶n型掺杂区：如图10所示，背面注入n型离子然后激光退火形成一阶n型掺杂区；
43.s13.形成背面p 集电极区：如图11所示，背面注入硼离子然后背面激光退火形成p 集电极区；
44.s14.形成背面电极：参见图12，背面溅射多层金属膜并合金化；
45.s15.进行测试、划片、管芯分割、引线键合、封装，完成工艺。
46.需要说明的是，在本文中，术语”包括”、”包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
47.本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本发明的方法及其核心思想。以上所述仅是本发明的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将发明的构思和技术方案直接应用于其它场合的，均应视为本发明的保护范围。
48.上述实施例仅是本发明的较优实施方式，凡是依据本发明的技术实质对以上实施例所做的任何简单修饰、修改及替代变化，均属于本发明技术方案的范围内。