金属氧化物半导体场效应管、制造方法及电子设备与流程

1.本公开涉及半导体技术领域，具体涉及一种金属氧化物半导体场效应管、制造方法及电子设备。


背景技术：

2.随着半导体芯片的尺寸缩小到nm级，sti(shallow trench isolation，浅沟槽绝缘)技术作为重要的隔离方法用于高集成度的半导体原件上。但是，sti隔离结构形成的mosfet(metal oxide semiconductor field effect transistor)的电气特性受到沟槽隔离上部状态和空隙填充物质的影响很大。以sti结构形成的隔离结构，在sti边角中依据场氧化物的凹陷产生的棱角部分的电场集中和硼的隔离(segregation)引起的浓度降低。出现阈下驼峰(subthreshold hump)现象，会改变mosfet的特性。如果mosfet的栅极电压vth(threshold voltage，阈值电压)控制发生改变，会造成失控，对电路动作造成巨大障碍。现有的mosfet的栅极因sti棱角部分的电场集中和硼的隔离引起浓度减少发生阈下驼峰现象。如图1-图4所示，有源区5、隔离结构6(例如可以为场氧化物)、栅极氧化物层3、多晶硅栅极7、场拥堵区8、硼耗尽区9、氧化物凹陷区10，现有技术的mosfet，sti边角中产生场氧化物的边角部分产生电场集中现象以及由硼的隔离引起的浓度降低的现象，导致在沟道边角部分在比中央部分更低的栅极电压中形成倒置，产生导通的寄生晶体管现象。由该寄生晶体管引起的阈下驼峰现象如上所述，改变了mosfet特性，其结果是根据栅极电压产生的vth控制发生变化，会造成失控，对电路动作造成巨大障碍。


技术实现要素：

3.本公开的目的是提供一种金属氧化物半导体场效应管、制造方法及电子设备。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
4.根据本公开实施例的一个方面，提供一种金属氧化物半导体场效应管，包括：
5.有源区；
6.隔离结构，分别位于所述有源区的两侧；
7.栅极氧化物层，位于所述有源区上；所述栅极氧化物层在所述有源区上相对于所述隔离结构往沟道方向缩进；
8.第一栅极层，位于所述栅极氧化物层上；
9.第二栅极层，位于所述第一栅极层上；其中，
10.每一所述隔离结构与所述栅极氧化物层之间具有一定的间隔距离。
11.根据本公开实施例的另一个方面，提供一种金属氧化物半导体场效应管的制造方法，包括：
12.形成有源区；
13.在所述有源区两侧形成隔离结构；
14.形成位于所述有源区上的栅极氧化物层，所述栅极氧化物层在所述有源区上相对于所述隔离结构往沟道方向缩进；
15.在所述栅极氧化物层上形成第一栅极层；
16.在所述第一栅极层上形成第二栅极层。
17.根据本公开实施例的另一个方面，提供一种电子设备，包括上述的金属氧化物半导体场效应管。
18.本公开实施例的其中一个方面提供的技术方案可以包括以下有益效果：
19.本公开实施例提供的金属氧化物半导体场效应管，每一所述隔离结构与所述栅极氧化物层之间具有一定的间隔距离，从而在有源区的顶部两侧分别形成有一栅极非重叠区，能够有效消除浅沟槽结构所产生的寄生晶体管现象。
20.本公开的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本公开实施例了解。本公开的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
21.为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1示出了现有技术的mosfet的结构示意图；
23.图2示出了现有技术的mosfet的另一视角的结构示意图；
24.图3示出了图1的局部部分a的结构放大图；
25.图4示出了现有技术的mosfet的vg-id特性曲线图；
26.图5示出了本技术一实施例的mosfet的结构示意图；
27.图6示出了图5的另一视角的结构示意图；
28.图7示出了本技术的另一实施例的mosfet的制造方法中的形成有源区、隔离结构和第一氧化物层之后的结构示意图；
29.图8示出了在图7所示的结构基础上形成栅极非重叠区和第一栅极层之后的结构示意图；
30.图9示出了在图8所示的结构基础上形成第二栅极层之后的结构示意图。
具体实施方式
31.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
32.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的
各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
33.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
34.如图5和图6所示，本公开的一个实施例提供了一种金属氧化物半导体场效应管(mosfet)，包括：
35.有源区5；有源区5的横截面为正梯形形状。
36.两个隔离结构6，分别位于所述有源区5的两侧；隔离结构6的横截面为倒梯形形状。
37.栅极氧化物层3，位于有源区5上；栅极氧化物层3的横向尺寸小于有源区5顶面的横向尺寸；栅极氧化物层3在有源区5上相对于隔离结构6往沟道方向缩进；有源区5顶面的两个边缘部分未被栅极氧化物层3覆盖；有源区5的顶面被栅极氧化物层3划分为中间部分和两个边缘部分，所述两个边缘部分分别位于所述中间部分的两侧；中间部分为与栅极氧化物层3相接触的部分；两个边缘部分不与栅极氧化物层3相接触。
38.第一栅极层1，位于栅极氧化物层3上。
39.第二栅极层2，位于第一栅极层1上；第二栅极层2底面面积大于第一栅极层1的顶面面积；第二栅极层2覆盖第一栅极层1的顶面。
40.每一隔离结构6与栅极氧化物层3之间具有一定的间隔距离。此处，该一定的间隔距离指的是位于有源区5顶面上的一定长度的水平距离，该水平距离的尺寸具体可以根据实际需要设定。有源区5顶面的两个边缘部分形成两个栅极非重叠区4，每个边缘部分的水平宽度即为隔离结构6与栅极氧化物层3之间的所述一定的间隔距离。两个栅极非重叠区4为有源区5顶部两侧的边角位置上与栅极氧化物层3未接触的区域，分别位于第一栅极层1的两侧。左侧的隔离结构6与栅极氧化物层3之间的间隔距离为栅极氧化物层3水平方向上的左侧面与有源区5顶面水平方向上左侧边之间的距离。右侧的隔离结构6与栅极氧化物层3之间的间隔距离为栅极氧化物层3水平方向上的右侧面与有源区5顶面水平方向上右侧边之间的距离。
41.有源区5顶部的两侧边角上分别有一个栅极非重叠区4，两个栅极非重叠区4关于有源区5的对称轴对称。有源区5顶部的两侧边角也称为sti(shallow trench isolation，浅沟槽绝缘)边缘区域或sti棱角部分。两个栅极非重叠区4能够改善具有sti(shallow trench isolation，浅沟槽绝缘)隔离结构的mosfet电气特性，两个栅极非重叠区4能够有效消除sti棱角部分产生的寄生晶体管现象。
42.隔离结构6可以为场氧化层或浅沟槽隔离，本实施例中的隔离结构3以场氧化层为例。
43.第一栅极层1和第二栅极层2可以为多晶硅栅极层或金属栅极层，本实施例中的第一栅极层1和第二栅极层2以多晶硅栅极层为例。
44.本实施例提供的金属氧化物半导体场效应管，每一所述隔离结构与所述栅极氧化
物层之间具有一定的间隔距离，从而在有源区的顶部两侧分别形成有一栅极非重叠区，能够有效消除浅沟槽结构所产生的寄生晶体管现象。
45.如图7至图9所示，本技术另一实施例提供了一种mosfet的制造方法，包括：
46.s10、形成有源区5。
47.在本实施例中，形成有源区5的步骤包括：提供一半导体衬底；用热氧化法在半导体衬底上形成氧化硅材料的垫氧化层；用化学气相沉积法在垫氧化层上形成氮化硅材料的腐蚀阻挡层；用旋涂法在腐蚀阻挡层上形成光刻胶层，经过曝光显影工艺，定义有源区图形；以光刻胶层为掩膜，用干法刻蚀法刻蚀腐蚀阻挡层、垫氧化层和半导体衬底，形成沟槽，去除剩余的垫氧化层和剩余的腐蚀阻挡层，相邻两沟槽之间的区域即为有源区5。
48.s20、在有源区5两侧形成隔离结构6。
49.隔离结构6的顶面可以与有源区5的顶面相齐平，也可以略低于有源区5的顶面，具体可根据实际需要进行设置，图7至图9所示的实施例中所采用的技术方案为隔离结构6的顶面略低于有源区5的顶面。
50.s30、在有源区5上形成完全覆盖有源区5顶面的第一氧化物层3’。
51.具体地，在有源区5的顶面上沉积氧化硅材料，形成完全覆盖有源区5的顶面的第一氧化物层3’。
52.s40、选择性地刻蚀第一氧化物层3’，暴露有源区5顶面的两侧边缘部分，使第一氧化物层3’的剩余部分覆盖有源区5的中间部分，该剩余部分即栅极氧化物层3；有源区顶面的两个边缘部分分别形成为栅极非重叠区4；栅极氧化物层3关于有源区5的对称轴对称。
53.选择性地刻蚀第一氧化物层3’包括：
54.1)保留第一氧化物层3’上的待刻蚀部位，对第一氧化物层3’顶面上除该待刻蚀部位外的部分进行掩模处理。
55.2)刻蚀经过掩模处理的第一氧化物层3’，去除第一氧化物层3’的待刻蚀部位后得到栅极氧化物层3，且有源区5顶面上暴露的部分形成栅极非重叠区4。
56.s50、在栅极氧化物层3上形成第一栅极层1。
57.第一栅极层1可以为多晶硅栅极层或金属栅极层，例如钨材料制成。
58.s60、在第一栅极层1上形成第二栅极层2。第二栅极层2可以为金属材料(例如钨)或多晶硅材料制成。第二栅极层2的底面面积大于第一栅极层1的顶面面积；第二栅极层2覆盖第一栅极层1的顶面。
59.本技术实施例提供的mosfet能够改善具有sti(shallow trench isolation，浅沟槽绝缘)隔离结构的mosfet电气特性，能够有效消除sti棱角部分产生的寄生晶体管现象。
60.本技术实施例提供的mosfet避免了sti边角部分中的栅极重叠，防止比特性vth更低的电压引发导通的寄生晶体管。
61.本技术的实施例的mosfet将sti棱角部分的活性区域消除为栅极不成为重叠的栅极层进行图案化，消除了sti棱角部分的电场集中现象和由于硼的隔离(segration)引起的阈下驼峰现象。
62.本技术的实施例的mosfet通过回避引发阈下驼峰现象的sti棱角部分的栅极到有源区重叠部分的方式形成栅极图案，通过消除驼峰现象，缩小晶体管特性偏差，防止晶体管特性变形(劣化)等，有效改善备用泄漏电流和功耗。
63.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
64.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。