反熔丝存储单元状态检测电路及存储器的制作方法

1.本公开涉及集成电路技术领域，具体而言，涉及一种反熔丝存储单元状态检测电路及应用该电路的存储器。


背景技术：

2.一次性可编程存储(one time programmable，otp)广泛应用于各类存储器中，用于实现损坏存储单元的冗余替换、电路模块的微调整等。常用的一次性可编程存储利用反熔丝存储单元的击穿或未击穿状态来进行信息存储。
3.通常仅通过简单的逻辑门电路(如反相器等)对反熔丝存储单元的击穿状态进行检测。在相关技术中，利用反相器来对反熔丝存储单元的击穿状态进行检测，如图1所示。如果待测反熔丝存储单元11属于被编程击穿的状态，通路电阻会比较小，那么在进行检测时，node1节点上产生的电压较低，使得反相器的输出d_out为高；反之，如果待测反熔丝存储单元11属于未被编程击穿的状态，通路电阻会较大，node1节点上产生的电压较高，超过反相器的翻转点，使得反相器的输出d_out为低。由于反熔丝存储单元被击穿后的电阻会在较宽范围内波动，以及工艺、电压、温度等因素对反相器等逻辑门电路的翻转点的影响，容易导致反熔丝存储单元的存储状态检测错误，造成芯片良率下降，因此亟需要一种性能更优的反熔丝存储单元状态检测电路。
4.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

5.本公开的目的在于提供一种反熔丝存储单元状态检测电路及应用该电路的存储器，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的反熔丝存储单元的存储状态检测结果不准确的问题。
6.根据本公开的第一方面，提供一种反熔丝存储单元状态检测电路，包括：第一电流模块，第一端通过第一节点连接反熔丝存储单元阵列，第二端连接第二节点，所述反熔丝存储单元阵列包括至少一条位线，每条所述位线连接所述第一节点和多个反熔丝存储单元，所述第一电流模块用于通过所述第二节点输出检测电流，所述检测电流与所述反熔丝存储单元阵列中待测反熔丝存储单元的阻值相关；第二电流模块，第一端通过第三节点连接参考电阻的第一端，第二端连接第四节点，所述参考电阻的第二端接地，所述第二电流模块用于通过所述第四节点输出参考电流，所述参考电流与所述参考电阻的阻值相关；比较器，第一输入端连接所述第二节点，第二输入端连接所述第四节点，用于检测待测反熔丝存储单元的存储状态。
7.在本公开的一种示例性实施例中，所述第一电流模块包括：第一放大器，第一输入端连接参考电压，第二输入端连接所述第一节点，输出端连接第五节点；第一开关元件，第一端连接电源电压，第二端连接所述第一节点，控制端连接所述第五节点；第二开关元件，
第一端连接所述电源电压，第二端连接所述第二节点，控制端连接所述第五节点；第三开关元件，第一端连接所述第二节点，第二端接地，控制端连接控制器。
8.在本公开的一种示例性实施例中，所述第二电流模块包括：第二放大器，第一输入端连接所述参考电压，第二输入端连接所述第三节点，输出端连接第六节点；第四开关元件，第一端连接所述电源电压，第二端连接所述第三节点，控制端连接所述第六节点；第五开关元件，第一端连接所述电源电压，第二端连接所述第四节点，控制端连接所述第六节点；第六开关元件，第一端连接所述第四节点，第二端接地，控制端连接控制器。
9.在本公开的一种示例性实施例中，还包括：第一储能模块，第一端连接所述第二节点，第二端接地；第二储能模块，第一端连接所述第四节点，第二端接地。
10.在本公开的一种示例性实施例中，还包括：触发器，输入端连接所述比较器的输出端。
11.在本公开的一种示例性实施例中，还包括：控制器，连接所述多个反熔丝存储单元的字线和所述比较器，设置为：在第一时间点通过待测反熔丝存储单元的字线输出第一控制信号以使待测反熔丝存储单元电连接至位线，输出第二控制信号控制所述第一电流模块对所述比较器的第一输入端输入所述检测电流、所述第二电流模块对所述比较器的第二输入端输入所述参考电流；在第二时间点获取所述比较器的输出信号以确定所述待测反熔丝存储单元的存储状态；其中，所述第二时间点在所述第一时间点之后。
12.在本公开的一种示例性实施例中，所述第二时间点根据以下方式确定：获取所述第二节点在所述反熔丝存储单元为击穿状态下的第一电压变化线和所述第四节点的第二电压变化线；将所述第一电压变化线与所述第二电压变化线的差值达到预设阈值的时间点作为所述第二时间点。
13.在本公开的一种示例性实施例中，所述第二时间点根据以下方式确定：获取所述第二节点在所述反熔丝存储单元为未击穿状态下的第三电压变化线和所述第四节点的第二电压变化线；将所述第三电压变化线与所述第二电压变化线的差值达到预设阈值的时间点作为所述第二时间点。
14.在本公开的一种示例性实施例中，所述参考电阻为zq校准电阻。
15.在本公开的一种示例性实施例中，所述反熔丝存储单元阵列包括：多个反熔丝存储单元子阵列，每个所述反熔丝存储单元子阵列对应一条位线，每个所述反熔丝存储单元子阵列包括多个反熔丝存储单元；与所述反熔丝存储单元子阵列对应的多个第七开关元件，每个所述第七开关元件的第一端连接对应的反熔丝存储单元子阵列的位线，每个所述第七开关元件的第二端连接所述第一节点，所述第七开关元件的默认状态为关断状态。
16.在本公开的一种示例性实施例中，每个所述第七开关元件的控制端均连接控制器，所述控制器设置为：在第三时间点对待测反熔丝存储单元所在的反熔丝存储单元子阵列对应的第七开关元件输出第三控制信号以控制所述第七开关元件导通；在第一时间点对所述待测反熔丝存储单元的字线输出第一控制信号以使待测反熔丝存储单元电连接至位线，输出第二控制信号控制所述第一电流模块对所述比较器的第一输入端输入所述检测电流、所述第二电流模块对所述比较器的第二输入端输入所述参考电流；在第二时间点获取所述比较器的输出信号以确定所述待测反熔丝存储单元的存储状态；其中，所述第三时间点在所述第二时间点之前。
17.根据本公开的一个方面，提供一种反熔丝存储单元状态检测方法，应用于如上述任意一项所述的反熔丝存储单元状态检测电路，包括：在第一时间点对待测反熔丝存储单元的字线输出第一控制信号以使待测反熔丝存储单元电连接至位线，输出第二控制信号控制所述第一电流模块对所述比较器的第一输入端输入所述检测电流、所述第二电流模块对所述比较器的第二输入端输入所述参考电流；在第二时间点获取所述比较器的输出信号以确定所述待测反熔丝存储单元的击穿状态；其中，所述第二时间点在所述第一时间点之后。
18.在本公开的一种示例性实施例中，所述反熔丝存储单元阵列包括：多个反熔丝存储单元子阵列，每个所述反熔丝存储单元子阵列对应一条位线，每个所述反熔丝存储单元子阵列包括多个反熔丝存储单元；与所述反熔丝存储单元子阵列对应的多个第七开关元件，每个所述第七开关元件的第一端连接对应的反熔丝存储单元子阵列的位线，每个所述第七开关元件的第二端连接所述第一节点，每个所述第七开关元件的控制端连接所述控制器，所述第七开关元件的默认状态为关断状态；所述方法还包括：在第三时间点对待测反熔丝存储单元所在的反熔丝存储单元子阵列对应的第七开关元件输出第三控制信号以控制所述第七开关元件导通，所述第三时间点在所述第二时间点之前。
19.根据本公开的一个方面，提供一种存储器，包括如上述任意一项所述的反熔丝存储单元状态检测电路。
20.本公开实施例通过使用两个电流模块将待测反熔丝存储单元的电阻与参考电阻反映在第二节点的电压和第四节点的电压上，使用比较器比较第二节点的电压和第四节点的电压以判断待测反熔丝存储单元的电阻，进而判断待测反熔丝存储单元的存储状态，可以使得翻转点得到精确控制、获得更准确的检测结果，避免由于反熔丝存储单元的击穿状态电阻波动和逻辑门的翻转点偏移导致对反熔丝存储单元的存储状态误判。
21.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
22.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
23.图1是相关技术中反熔丝存储单元状态检测电路的示意图。
24.图2是本公开示例性实施例中反熔丝存储单元状态检测电路的结构示意图。
25.图3是本公开一个实施例中反熔丝存储单元状态检测电路的一种电路示意图。
26.图4是图3所示电路的等效电路示意图。
27.图5是本公开另一个实施例中反熔丝存储单元状态检测电路的一种电路示意图。
28.图6是应用于图5所示电路的控制器的检测方法的流程图。
29.图7是本公开实施例确定第二时间点的方式的示意图。
30.图8是本公开另一个实施例确定第二时间点的方式的示意图。
31.图9是反熔丝存储单元未击穿状态下的第二节点的电压变化线和第四节点的电压变化线的示意图。
32.图10是反熔丝存储单元击穿状态下的第二节点的电压变化线和第四节点的电压变化线的示意图。
33.图11是本公开又一个实施例中反熔丝存储单元状态检测电路的电路示意图。
34.图12是本公开再一个实施例中反熔丝存储单元状态检测电路的电路示意图。
35.图13是本公开再一个实施例中反熔丝存储单元状态检测电路的结构示意图。
36.图14是图13所示电路的控制器的检测方法的流程图。
具体实施方式
37.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
38.此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
39.下面结合附图对本公开示例实施方式进行详细说明。
40.图2是本公开示例性实施例中反熔丝存储单元状态检测电路的结构示意图。
41.参考图2，反熔丝存储单元状态检测电路200可以包括：
42.第一电流模块21，第一端通过第一节点n1连接反熔丝存储单元阵列22，第二端连接第二节点n2，反熔丝存储单元阵列22包括至少一条位线，每条位线连接第一节点n1和多个反熔丝存储单元，第一电流模块21用于通过第二节点n2输出检测电流，检测电流与反熔丝存储单元阵列22中待测反熔丝存储单元的阻值相关；
43.第二电流模块23，第一端通过第三节点n3连接参考电阻rref的第一端，第二端连接第四节点n4，参考电阻rref的第二端接地，第二电流模块23用于通过第四节点n4输出参考电流，参考电流与参考电阻rref的阻值相关；
44.比较器24，第一输入端连接第二节点n2，第二输入端连接第四节点n4，用于检测待测反熔丝存储单元的存储状态。
45.图2所示的反熔丝存储单元阵列22和反熔丝存储单元的结构请参见图1。
46.图3是本公开一个实施例中反熔丝存储单元状态检测电路的一种电路示意图。
47.参考图3，在一个实施例中，第一电流模块21可以包括：
48.第一放大器op1，第一输入端连接参考电压vref，第二输入端连接第一节点n1，输出端连接第五节点n5；
49.第一开关元件m1，第一端连接电源电压vdd，第二端连接第一节点n1，控制端连接
第五节点n5；
50.第二开关元件m2，第一端连接电源电压vdd，第二端连接第二节点n2，控制端连接第五节点n5；
51.第三开关元件m3，第一端连接第二节点n2，第二端接地，控制端连接控制器(未示出)。
52.第二电流模块23可以包括：
53.第二放大器op2，第一输入端连接参考电压vref，第二输入端连接第三节点n3，输出端连接第六节点n6；
54.第四开关元件m4，第一端连接电源电压vdd，第二端连接第三节点n3，控制端连接第六节点n6；
55.第五开关元件m5，第一端连接电源电压vdd，第二端连接第四节点n4，控制端连接第六节点n6；
56.第六开关元件m6，第一端连接第四节点n4，第二端接地，控制端连接控制器(未示出)。
57.在图3所示实施例中，如果第一开关元件m1、第二开关元件m2均为n型晶体管，第一放大器op1的第一输入端为同相输入端，第二输入端为反相输入端。如果第一开关元件m1、第二开关元件m2均为p型晶体管，第一放大器op2的第一输入端为反相输入端，第二输入端为同相输入端。同理，如果第四开关元件m4、第五开关元件m5均为n型晶体管，第二放大器op2的第一输入端为同相输入端，第二输入端为反相输入端。如果第四开关元件m4、第五开关元件m5均为p型晶体管，第二放大器op2的第一输入端为反相输入端，第二输入端为同相输入端。例如，第一开关元件m1、第二开关元件m2、第四开关元件m4、第五开关元件m5均为p型晶体管时，连接方式如图3所示。本领域技术人员可以根据开关元件的种类自行确定放大器的连接方式，本公开不以此为限。
58.图4是图3所示实施例的等效电路示意图。
59.参考图4，在本公开实施例中，在第一电流模块21中使用第一放大器op1、第一开关元件m1和第二开关元件m2，将待测反熔丝存储单元的电阻转换成电流源对第二节点n2充电，在第二节点n2设置第三开关元件m3控制电流源对第二节点n2充电的开始时间或对第二节点n2电压进行清零；在第二电流模块23中，使用第二放大器op2、第四开关元件m4和第五开关元件m5将参考电阻转换成电流源对第四节点n4充电，在第四节点n4设置第六开关元件m6控制电流源对第四节点n4充电的开始时间或对第四节点n4电压进行清零，以通过对第二节点n2和第四节点n4的电位的检测和比较实现对待测反熔丝存储单元的电阻(即存储状态)的判断。
60.在一个实施例中，可以利用第二节点n2存在的寄生电容c1来检测第二节点n2的电压、利用第四节点n4存在的寄生电容c2来检测第四节点n4的电压。其中，寄生电容c1、c2为综合寄生电容，包括比较器24输入端的寄生电容。
61.图5是本公开另一个实施例中反熔丝存储单元状态检测电路的一种电路示意图。
62.参考图5，在一个实施例中，反熔丝存储单元阵列22、比较器24、第三开关元件m3、第六开关元件m6均连接控制器con。具体可以为，控制器con连接反熔丝存储单元阵列22中的各反熔丝存储单元的字线，连接比较器24的输出端，连接第三开关元件m3和第六开关元
件m6的控制端。
63.图6是图5所示实施例中控制器con实现的检测方法的流程图。
64.参考图6，控制器con可以设置为执行检测方法600，检测方法600可以包括：
65.步骤s1，在第一时间点通过待测反熔丝存储单元的字线输出第一控制信号以使待测反熔丝存储单元电连接至位线，输出第二控制信号控制第一电流模块对比较器的第一输入端输入检测电流、第二电流模块对比较器的第二输入端输入参考电流；
66.步骤s2，在第二时间点获取比较器的输出信号以确定待测反熔丝存储单元的存储状态；
67.其中，第二时间点在第一时间点之后。
68.下面结合图2～图5对图6的控制方法进行说明。
69.在第一时间点对待测反熔丝存储单元的字线输出第一控制信号后，第一节点n1所在通路的电阻会根据反熔丝存储单元的击穿状态变化。通过放大器op1的设置，第一节点n1的电压会维持与放大器op1所连接的参考电压vref相同的电压值，从而在第一节点n1所在的通路产生第一电流，该第一电流与待测反熔丝存储单元的电阻负相关。同时由于第一开关元件m1和第二开关元件m2的设置，使得第二节点n2所在的通路产生第二电流，该第二电流与第一电流成恒定比例关系，该比例由第一开关元件m1和第二开关元件m2的尺寸、性能决定。即，第二电流与待测反熔丝存储单元的电阻同样负相关，待测反熔丝存储单元的电阻越大，第二电流越小；待测反熔丝存储单元的电阻越小，第二电流越大。
70.第二电流对第二节点n2充电，第二电流越大，第二节点n2的充电速度越快，第二节点n2的电压变化速度越快；第二电流越小，第二节点n2的充电速度越慢，第二节点n2的电压变化速度越慢。通过以上分析可知，待测反熔丝存储单元的电阻越大，第二电流越小，第二节点n2的电压变化速度越慢；待测反熔丝存储单元的电阻越小，第二电流越大，第二节点n2的电压变化速度越快。
71.同理，在第二电流模块23，参考电阻越大，第四节点n4的电压变化速度越慢；参考电阻越小，第四节点n4的电压变化速度越快。
72.通过在第一时间点控制第一电流模块21和第二电流模块23同时对第二节点n2和第四节点n4充电，在第二时间点使用比较器24将第二节点n2的电压与第四节点n4相比较，可以判断待测反熔丝存储单元的电阻与参考电阻的比较结果，进而判断待测反熔丝存储单元的存储状态。在一个实施例中，比较器24可以是差分放大器。
73.获取比较器24的输出信号的方法既可以为在第二时间点读取比较器24的输出信号，也可以为通过比较器24的使能引脚控制比较器24在第二时间点转变为使能状态，输出第二节点n2的电压与第四节点n4的电压的比较结果。
74.在合适的时间点使用比较器24进行检测，可以使比较器的翻转点得到精确控制，防止反熔丝存储单元的电阻波动或者逻辑门自身翻转点偏移导致的存储状态检测错误。因此，本公开实施例中，对第二时间点的选择是实现精确检测的重要手段。
75.图7是本公开实施例确定第二时间点的方式的示意图。
76.参考图7，在本公开的一种示例性实施例中，第二时间点可以根据以下方式确定：
77.步骤s71，获取第二节点在反熔丝存储单元的击穿状态下的第一电压变化线和第四节点的第二电压变化线；
78.步骤s72，将第一电压变化线与第二电压变化线的差值达到预设阈值的时间点作为第二时间点。
79.图8是本公开另一实施例确定第二时间点的方式的示意图。
80.参考图8，在本公开的一种示例性实施例中，第二时间点可以根据以下方式确定：
81.步骤s81，获取第二节点在反熔丝存储单元的未击穿状态下的第三电压变化线和第四节点的第二电压变化线；
82.步骤s82，将第三电压变化线与第二电压变化线的差值达到预设阈值的时间点作为第二时间点。
83.在本公开实施例中，上述预设阈值大于比较器的差分输入电压阈值。
84.下面结合图9和图10对图7和图8所示实施例进行说明。
85.图9和图10是第一电压变化线、第二电压变化线、第三电压变化线的示意图。
86.设反熔丝存储单元在未击穿状态下的最小电阻为r1，在击穿状态下的最大电阻为r2。其中，r1和r2均来自于统计数据，通过在反熔丝存储单元的研发和生产过程中对r1和r2进行统计分析得出。
87.参考图9，在第一电流模块21中，当通路电阻包括r1时，随时间t的变化第二节点n2的电压v1(t)从第一时间点t1开始由0上升至vdd的第一电压变化线为：
88.v1(t)＝i1(t)*t/c1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)
89.其中，i1(t)是在通路电阻包括r1时第二节点n2的电流。
90.参考图10，在通路电阻包括r2时，随时间t的变化第二节点n2的电压v3(t)从第一时间点t1开始由0上升至vdd的第三电压变化线为：
91.v3(t)＝i3(t)*t/c1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)
92.其中，i3(t)是在通路电阻包括r2时第二节点n2的电流。
93.参考图9和图10，在第二电流模块23中，由于参考电阻rref不变，随时间t的变化第四节点n4的电压v2(t)从第一时间点t1开始由0上升至vdd的第二电压变化线为：
94.v2(t)＝i2(t)*t/c2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)
95.其中，i2(t)是第四节点n4处的恒定电流。
96.由公式(1)～(3)和图9、图10可知，当设置r2＜rref＜r1，假设c1＝c2时，v1(t)＜v2(t)＜v3(t)，有：
97.δv1(t)＝v2(t)-v1(t)＝(i2(t)-i1(t))*t/c1
ꢀꢀꢀꢀꢀꢀ
(4)
98.δv2(t)＝v3(t)-v2(t)＝(i3(t)-i2(t))*t/c1
ꢀꢀꢀꢀꢀꢀ
(5)
99.接下来，既可以将δv1(t)等于预设阈值的时间设置为第二时间点t2(如图9)，也可以将δv2(t)等于预设阈值的时间设置为第二时间点t2(如图10)。预设阈值可以根据比较器24的参数确定，例如，大于比较器24的差分输入电压阈值。预设阈值越大，检测准确度越高；预设阈值越小，检测时间越短。本发明实施例中所称的差分输入电压阈值指的是比较器能够检测出的同相输入端和反向输入端的最小电压差，该最小电压差与比较器的设计参数、工艺偏差、温度、输入电压值等有关，因此，本领域技术人员可以根据实际情况自行调整预设阈值的设置数值，以实现检测准确度和检测时间的共同最优方案。
100.可以理解的是，在开始检测前，为控制第二节点n2和第四节点n4的电压均为零，第三开关元件m3和第六开关元件m6的默认状态均为导通状态。第三开关元件m3和第六开关元
件m6例如均可以为n型晶体管。在检测开始时，第三开关元件m3和第六开关元件m6受控制器控制关断，第二节点n2和第四节点n4的电压开始上升。通过使用第三开关元件m3和第六开关元件m6控制第二节点n2和第四节点n4的充电开始时间，可以获得更加准确的检测结果，有效提高检测精度。
101.在一些实施例中，可以使用zq校准电阻作为参考电阻rref。
102.图11是本公开又一个实施例中反熔丝存储单元状态检测电路的电路示意图。
103.参考图11，为了减小第二节点n2和第四节点n4的寄生电容容值偏差造成的电压变化线随机偏差，可以对第二节点n2和第四节点n4分别添加额外的储能模块。即，检测电路200还可以包括：
104.第一储能模块25，第一端连接第二节点n2，第二端接地；
105.第二储能模块26，第一端连接第四节点n4，第二端接地。
106.第一储能模块25和第二储能模块26例如可以设置为第一检测电容c3和第二检测电容c4(如图12所示)。第一检测电容c3的作用与寄生电容c1相同，均是为了检测第二节点n2的电压；第二检测电容c4的作用与寄生电容c2相同，均是为了检测第四节点n4的电压。此时公式(1)～(5)涉及的c1可以替换为c3，公式(1)～(5)涉及的c2可以替换为c4。
107.为了方便计算，可以将第一检测电容c3与第二检测电容c4的容值设置为相等。在本公开的其他实施例中，也可以对第二节点n2和第四节点n4使用其他储能方案，本公开对此不作特殊限制。
108.图12是本公开再一个实施例中反熔丝存储单元状态检测电路的电路示意图。
109.参考图12，在本公开的其他实施例中，检测电路200还可以包括：
110.触发器27，输入端连接比较器24的输出端，第一输出端和第二输出端均连接控制器con。
111.触发器27例如可以为d触发器，用于对比较器27的输出信号进行锁存，以方便控制器con读取。本领域技术人员可以自行设置触发器24的型号，本公开不以此为限。
112.可以理解的是，第一储能模块25、第二储能模块26或触发器27的设置不影响图6所示控制方法的实施，不影响第二时间点的选取逻辑。
113.图13是本公开再一个实施例中反熔丝存储单元状态检测电路的电路示意图。
114.参考图13，在一个实施例中，第一节点n1连接多个位线，反熔丝存储单元阵列22可以包括：
115.多个反熔丝存储单元子阵列22m(m为位线序号)，每个反熔丝存储单元子阵列22m对应一条位线blm，每个反熔丝存储单元子阵列22m包括多个反熔丝存储单元；
116.与反熔丝存储单元子阵列22m对应的多个第七开关元件m7m，每个第七开关元件m7m的第一端连接对应的反熔丝存储单元子阵列22m的位线blm，每个第七开关元件m7m的第二端连接第三节点n3，每个第七开关元件m7m的控制端连接控制器con，第七开关元件m7m的默认状态为关断状态。
117.通过在第一节点连接多个反熔丝存储单元子阵列22m，共享反熔丝存储状态检测电路，来对多个反熔丝存储单元子阵列22m中的反熔丝存储单元的存储状态进行检测，可以极大的节省电路面积，在一个实施例中，第一节点n1可以同时连接16个位线，具体方式如图13所示。
118.图14是图13所示电路对应的检测方法的流程图。
119.参考图14，在图13所示电路中，控制器con可以设置为执行以下方法：
120.步骤s141，在第三时间点对待测反熔丝存储单元所在的反熔丝存储单元子阵列对应的第七开关元件输出第三控制信号以控制第七开关元件导通；
121.步骤s1，在第一时间点对待测反熔丝存储单元的字线输出第一控制信号以使待测反熔丝存储单元电连接至位线，输出第二控制信号控制第一电流模块对比较器的第一输入端输入检测电流、第二电流模块对比较器的第二输入端输入参考电流；
122.步骤s2，在第二时间点获取比较器的输出信号以确定待测反熔丝存储单元的存储状态；
123.其中，第一时间点和第三时间点均在第二时间点之前。
124.即图6所示的方法还可以包括步骤s141，步骤s141与步骤s1的顺序可以调换。
125.在图14所示实施例中，第三时间点可以在第一时间点之前，也可以在第一时间点之后，还可以与第一时间点相等，只要第三时间点和第一时间点均在第二时间点之前即可，以在第二时间点开始检测第二节点n2的电压前开启充电通路。
126.当第七开关元件为p型晶体管时，第三控制信号为低电平；当第七开关元件为n型晶体管时，第三控制信号为高电平。当第七开关元件为其他类型的元件时，第三控制信号也可以为其他类型的信号，本公开对此不作特殊限制。
127.本公开实施例提供的反熔丝存储单元状态检测电路和反熔丝存储单元状态检测方法，通过在第一时间点使用第一电流模块产生与待测反熔丝存储单元的电阻相关的电流对第二节点n2充电，使用第二电流模块产生与参考电阻相关的电流对第四节点n4充电，在第二时间点使用比较器将第二节点n2和第四节点n4的电压进行比较，可以精确控制比较器的输出翻转点。通过使用第二节点n2的电压变化线和第四节点n4的电压变化线的差值判断用于检测的第二时间点，可以尽量降低电压误判概率，使比较器的输出更为准确，避免相关技术中由于反熔丝存储单元的电阻波动和逻辑门的翻转电压偏移导致的反熔丝存储单元的存储状态误判。
128.根据本公开的一个方面，提供一种存储器，包括如上述任意一实施例所示的反熔丝存储单元状态检测电路。该存储器例如可以是dram存储器。
129.应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
130.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。