半导体装置的制作方法

1.本发明涉及存储器领域，尤其涉及一种半导体装置。


背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体存储器件，其存储阵列区由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
3.温度对存储器写入存在较大影响，在低温环境中，对存储器进行写入时，存在写入时间较长，写入的稳定性不高的问题。


技术实现要素：

4.本发明所要解决的技术问题是，提供一种半导体装置，其能够检测存储芯片的温度，避免存储芯片在低温下启动及运行，缩短写入时间，提高存储芯片写入的稳定性；同时还能够对温度检测单元进行校准，提高温度检测单元的检测准确度。
5.为了解决上述问题，本发明提供了一种半导体装置，其包括存储芯片及温度检测模块，所述温度检测模块用于检测所述存储芯片的温度，所述温度检测模块包括：温度检测单元，所述温度检测单元包括温度敏感单元及可调电阻单元，所述温度敏感单元的导电性能随温度的变化而变化，所述可调电阻单元与所述温度敏感单元并联；其中所述温度检测单元被配置为通过调整所述可调电阻单元的电阻值来对所述温度检测单元进行校准。
6.进一步，所述可调电阻单元包括多个子电阻及多个开关，所述子电阻串联连接，每一所述开关至少与一个所述子电阻并联，通过改变多个所述开关的通断，来改变所述可调电阻单元的电阻值。
7.进一步，所述子电阻的阻值相同。
8.进一步，所述子电阻为多晶硅电阻或者n型扩散电阻或者p型扩散电阻。
9.进一步，所述子电阻之间通过第一层金属线电连接，所述子电阻与所述开关之间通过第二层金属线电连接。
10.进一步，所述温度检测单元还包括定值电阻，所述定值电阻与所述温度敏感单元串联，所述定值电阻包括第一端及第二端，所述定值电阻的第一端与电源电连接，所述定值电阻的第二端与所述温度敏感单元电连接。
11.进一步，所述温度敏感单元为二极管，所述二极管的正端与所述定值电阻的第二端电连接，所述二极管的负端与接地端电连接。
12.进一步，所述可调电阻单元包括第一端及第二端，所述子电阻设置在所述第一端与所述第二端之间，所述可调电阻单元的第一端与接地端电连接，所述可调电阻单元的第二端与所述定值电阻的第二端电连接。
13.进一步，所述温度检测模块还包括a/d转换模块，具有输入端及输出端，所述输入端与所述定值电阻的第二端电连接，所述输出端输出数字信号，所述a/d转换模块用于将所述定值电阻第二端的模拟信号转换为数字信号。
14.进一步，所述a/d转换模块包括：电阻单元，具有第一端及第二端，所述电阻单元的第一端与电源电连接，所述电阻单元的第二端与接地端电连接，所述电阻单元具有多个引出端，每一引出端的电压不同；多个比较单元，所述a/d转换模块输入端的信号作为所述比较单元的输入信号，所述电阻单元的多个引出端信号分别作为多个所述比较单元的参考信号，所述比较单元输出数字信号。
15.进一步，所述a/d转换模块还包括编码单元，所述编码单元接收所述比较单元的数字信号，并进行编码。
16.进一步，所述a/d转换模块还包括输出单元，所述输出单元与所述比较单元连接，用于将所述数字信号输出。
17.进一步，所述电阻单元包括多个串联连接的子电阻，所述电阻单元的每一引出端与所述电阻单元的第二端之间间隔的子电阻的数量不同，以使每一引出端的电压不同。
18.进一步，所述子电阻的电阻值相同或不同。
19.进一步，所述电阻单元的每一引出端与所述电阻单元的第二端之间间隔的子电阻的数量以预设数值递增。
20.进一步，所述子电阻为多晶硅电阻、n型扩散电阻、p型扩散电阻中的至少一种。
21.进一步，所述子电阻之间通过第一层金属线电连接，所述电阻单元通过第二层金属线形成所述引出端。
22.进一步，所述温度检测单元与所述存储芯片采用不同的电源供电。
23.进一步，所述温度检测单元的供电早于所述存储芯片的供电。
24.进一步，所述半导体装置还包括控制芯片，所述存储芯片及所述温度检测模块与所述控制芯片电连接。
25.进一步，所述控制芯片用于在存储芯片启动之前对存储芯片进行加热，并判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。
26.本发明的优点在于，利用温度检测模块检测存储芯片的温度，，温度检测模块检测的温度为存储芯片的启动及运行提供参考，从而避免存储芯片在低温下启动及运行，缩短写入时间，提高存储芯片写入的稳定性。另外，本发明温度检测模块电路结构简单，易于实现，温度检测模块占用面积小，且对温度检测单元进行校准，提高温度检测单元的检测准确度。
附图说明
27.图1是本发明半导体装置的第一实施例的结构示意图；
28.图2是本发明半导体装置中温度检测模块的电路图；
29.图3是本发明半导体装置第一实施例的可变电阻单元的电路图；
30.图4是本发明半导体装置第二实施例的结构示意图；
31.图5是本发明半导体装置第三实施例的结构示意图；
32.图6是本发明半导体装置第四实施例的结构示意图；
33.图7是本发明半导体装置的第一实施例的电连接示意图。
具体实施方式
34.下面结合附图对本发明提供的半导体装置的实施例做详细说明。
35.如背景技术所言，温度对存储器写入存在较大影响，在低温环境中，对存储器进行写入时，存在写入时间较长，写入的稳定性不高的问题。
36.研究发现，现有的存储器工作在低温环境中时，由于温度下降会使得存储器中的位线、字线、以及金属连线(金属接触部)等的电阻会增大，电阻的增大，会使得向存储器中写入数据时的时间会变化或加长，影响了存储器写入的稳定性。
37.因此，本发明提供一种半导体装置，其采用温度检测模块检测所述存储芯片的温度，以为存储芯片的启动及运行提供参考，从而避免存储芯片在低温下启动及运行，缩短写入时间，提高存储芯片写入的稳定性。同时，本发明半导体装置还能够对温度检测单元进行校准，提高温度测量的准确度。
38.图1是本发明半导体装置的第一实施例的结构示意图，图2是本发明半导体装置中温度检测模块的电路图，请参阅图1及图2，本发明半导体装置包括存储芯片100及温度检测模块110。
39.所述半导体装置还包括控制芯片120，所述存储芯片100及所述温度检测模块110与所述控制芯片120电连接。所述控制芯片120用于控制所述存储芯片100及所述温度检测模块110的启动及运行。所述存储芯片100的启动包括上电以及自检测，所述存储芯片100的运行包括向存储芯片100中写入数据，从存储芯片100读取数据，以及将存储芯片100中存取的数据删除等。
40.所述存储芯片100为现有能进行数据写入、数据读取和/或数据删除的存储器，所述存储芯片100通过半导体集成制作工艺形成。具体的说，所述存储芯片100可以包括存储阵列和与存储阵列连接的外围电路，所述存储阵列包括多个存储单元和与存储单元连接的位线、字线、以及金属连线(金属接触部)，所述存储单元用于存储数据，所述外围电路为在对存储阵列进行操作时的相关电路。本实施例中，所述存储芯片100为dram存储芯片，所述dram存储芯片中包括多个存储单元，所述存储单元通常包括电容器和晶体管，所述晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连。在其他实施例中所述存储芯片100可以为其他类型的存储芯片。
41.所述温度检测模块110用于检测所述存储芯片100的温度，并将信号提供给控制芯片120。当所述温度检测模块110检测的温度达到设定阈值时，所述控制芯片120控制所述存储芯片100启动。其中，设定阈值的具体大小可以根据实际需要或者经验进行设定。
42.所述温度检测模块110包括温度检测单元111。所述温度检测单元111包括温度敏感单元1110及可调电阻单元1111。
43.所述温度敏感单元1110用于检测所述存储芯片100的温度，所述温度敏感单元1110的导电性能随温度的变化而变化。在本实施例中，所述温度敏感单元1110为二极管，所述二极管对温度敏感，随着其周围环境温度的变化，其电流发生变化，通过测量所述二极管的电压，得到所述电压对应的温度，进而能够用于测量周围环境的温度。
44.所述可调电阻单元1111与所述温度敏感单元1110并联。其中，所述温度检测单元111被配置为通过调整所述可调电阻单元1111的电阻值来对所述温度检测单元111进行校准。具体地说，通过控制芯片120的控制而改变所述可调电阻单元1111的电阻值，使得二极管正端的输出电压发生变化，从而能够实现对二极管的校准。
45.本实施例列举了一种可变电阻单元1111的电路结构。请参阅图3，其为所述可变电阻单元1111一实施例的电路图，所述可调电阻单元1111包括多个子电阻r1n及多个开关s1n。其中，所述子电阻r1n串联连接，每一所述开关s1n至少与一个所述子电阻r1n并联，通过改变多个所述开关s1n的通断，来改变所述可调电阻单元1111的电阻值。
46.在该实施例中，示意性地绘示了子电阻r11～r15，开关s11～s15，每一个子电阻均与一个开关并联。具体地说，子电阻r11与开关s11并联，子电阻r12与开关s12并联，子电阻r13与开关s13并联，子电阻r14与开关s14并联，子电阻r15与开关s15并联。在本发明其他实施例中，也可是两个及以上子电阻串联后与一个开关并联，例如，子电阻r11与子电阻r12串联后与开关s11并联，或子电阻r11、子电阻r12及子电阻r13串联后与开关s11并联。
47.当需要改变所述可调电阻单元1111的电阻值时，改变多个所述开关s1n的通断。当需要增大所述可调电阻单元1111的电阻值时，断开所述开关s1n，使与其并联的子电阻接入电路；当需要减小所述可调电阻单元1111的电阻值时，接通所述开关s1n，使所述开关s1n接入电路，与其并联的子电阻被断开。例如，在该实施例中，当需要增大所述可调电阻单元1111的电阻值时，断开所述开关s11，使与开关s11并联的子电阻r11接入电路；当需要减小所述可调电阻单元1111的电阻值时，接通所述开关s11，使所述开关s11接入电路，与其并联的子电阻r11被短路。
48.进一步，在本实施例中，所述子电阻r1n的电阻值相同，以简化版图布局难度，简单易行，便于制造。所述子电阻r1n为多晶硅电阻或者n型扩散电阻或者p型扩散电阻。进一步，所述子电阻r1n之间通过第一层金属线电连接，所述子电阻r1n与所述开关s1n之间通过第二层金属线电连接。这种方式能够进一步易于制造，提高稳定性和精确性。
49.进一步，所述开关s1n可为晶体管，例如nmos管或pmos管，其结构稳定，且易于制造。
50.上述仅为本发明提供的一种可调电阻单元111的实施例，在本发明其他实施例中，也可采用其他电路结构实现可调电阻单元111。
51.请继续参阅图2，所述温度检测单元111还包括定值电阻ra。所述定值电阻ra与所述温度敏感单元1110串联。具体地说，在该实施例中，所述温度敏感单元1110为二极管，则所述定值电阻ra的第一端与电源vtemp电连接，所述定值电阻ra的第二端与所述二极管的正端连接，所述二极管的负端与接地端vss电连接。
52.进一步，所述可调电阻单元1111包括第一端及第二端，所述子电阻rn设置在所述第一端与所述第二端之间，所述可调电阻单元1111的第一端与接地端vss电连接，所述可调电阻单元1111的第二端与所述定值电阻ra的第二端电连接。
53.本发明半导体装置通过调整所述可调电阻单元1111的电阻值来对所述温度检测单元111进行校准，从而能够保证测量的准确性，避免产生较大的测量误差。
54.所述半导体装置包括一个或者多个存储芯片100，所述温度检测模块110包括一个或者多个温度检测单元111。所述温度检测单元111可用于检测一个或者多个存储芯片100
的温度。其中，所述温度检测单元111与所述存储芯片100可为一对一关系，或者一对多关系。
55.当所述存储芯片100的个数为一个，所述温度检测单元111的个数也为一个时，所述温度检测单元111与所述存储芯片100为一对一关系，所述温度检测单元111仅用于检测该存储芯片100的温度。
56.当所述存储芯片100的个数为多个，所述温度检测单元111的个数为一个时，所述温度检测单元111与所述存储芯片100为一对多关系，所述温度检测单元111用于检测多个所述存储芯片100的温度。
57.当所述存储芯片100的个数为多个，所述温度检测单元111的个数也为多个，但所述温度检测单元111的个数小于所述存储芯片100的个数时，所述温度检测单元111与所述存储芯片100可能同时存在一对一关系及一对多关系，或者仅存在一对多关系。即可能存在一个所述温度检测单元111仅检测一个存储芯片100的温度和一个温度检测单元100检测多个所述存储芯片100的温度的情况，或者仅存在一个温度检测单元100检测多个所述存储芯片100的温度的情况。
58.当所述存储芯片100的个数为多个，所述温度检测单元111的个数也为多个，且所述温度检测单元100的个数与所述存储芯片100的个数相同时，所述温度检测单元111与所述存储芯片100为一对一关系，一个所述温度检测单元111用于检测一个所述存储芯片100的温度。具体地说，在本实施例中，所述存储芯片100的个数为多个，所述温度检测单元111的个数也为多个，如图1所示，在图1中示意性地绘示四个存储芯片100及四个温度检测单元111，多个所述存储芯片100堆叠设置，所述温度检测单元111与所述存储芯片100一一对应。
59.进一步，所述温度检测单元111可通过半导体集成制作工艺形成在存储芯片100中。若所述温度检测单元111仅用于检测一个存储芯片100的温度，则其可形成在该存储芯片100中，例如，在本实施例中，如图1所示，温度检测单元111与存储芯片100一一对应，在每一存储芯片100中均设置一个温度检测单元111。若所述温度检测单元111用于检测多个存储芯片100的温度时，其可形成在该多个存储芯片100中的任意一个存储芯片100内，或者形成在居中的或最底层的存储芯片100内。例如，在本发明第二实施例中，请参阅图4，其为本发明半导体装置第二实施例的结构示意图，温度检测单元111设置在最底层的存储芯片100内，其能够测量四个存储芯片100的温度。
60.在本发明另一实施例中，所述温度检测单元111并未设置在存储芯片100中，而是设置在控制芯片120中。具体地说，请参阅图5，其为本发明半导体装置第三实施例的结构示意图，温度检测单元111设置在控制芯片120内，其能够测量堆叠设置在控制芯片120上的四个存储芯片100的温度。
61.在本发明另一实施例中，请参阅图6，其为本发明半导体装置第四实施例的结构示意图，所述半导体装置还包括线路基板130，所述线路基板130中具有连接线路(附图中未绘示)，所述存储芯片100以及控制芯片120均位于所述线路基板130上，所述存储芯片100和控制芯片120通过所述线路基板130中的所述连接线路电连接。在该实施例中，所述温度检测单元111也设置在所述线路基板130上，以测量环境温度，该环境温度与存储芯片100温度接近，其可近似作为存储芯片100的温度。其中，所述线路基板130包括但不限于pcb电路板。可以理解的是，在本发明其他实施例中，所述温度检测单元111也可不设置在所述线路基板
130上，而是如图1、图4及图5所示，设置在存储芯片100中或者控制芯片120中。
62.需要注意的是，本发明实施例中控制芯片120在控制存储芯片100启动等方面的功能，也可通过在存储芯片100设置控制电路来实现，此时，可无需控制芯片120的存在，本领域内技术人员应当理解，可根据需要自行设置。
63.进一步，所述温度检测单元111与所述存储芯片100采用不同的电源供电。图7是本发明半导体装置的第一实施例的电连接示意图，请参阅图7，所述温度检测单元111采用电源vtemp供电，所述存储芯片100采用vdd供电。其中，所述接地端vss、电源vdd及电源vtemp由所述控制芯片120提供。由于所述温度检测单元111与所述存储芯片100采用不同的电源供电，因此，可独立地控制所述温度检测单元111及所述存储单元100的供电，从而实现所述温度检测单元111与所述存储芯片100的不同时启动。
64.因此，本发明可分别控制所述温度检测单元111与所述存储芯片100的启动，即温度检测单元111的启动不受存储芯片100是否启动的影响，使得对存储芯片100温度的检测不受存储芯片100是否启动的影响，从而能够为存储芯片100的启动及运行提供参考，进而能够避免存储芯片100在低温下启动或者运行，提高存储芯片100的稳定性。
65.如前所述，温度对存储芯片100的性能有很大影响，特别是在存储芯片100启动时。若存储芯片100在低温下启动，会使向存储芯片100中写入数据的时间变化(如加长)，影响了存储芯片100写入的稳定性，则在存储芯片100启动之前需要测量存储芯片的温度，以使存储芯片100能够在合适的温度内启动。
66.因此，本发明所述温度检测单元111的供电早于所述存储芯片100的供电，即在所述存储芯片100启动之前，所述温度检测单元111已经启动，从而可获得存储芯片100启动之前的温度，为存储芯片100的启动提供参考。所述温度检测单元111与所述存储芯片100的供电时间差取决于所述存储芯片100的温度变化速率，若所述存储芯片100的温度变化速率大，所述存储芯片100达到预设温度的时间短，则所述温度检测单元111与所述存储芯片100的供电时间差小，若所述存储芯片100的温度变化速率小，所述存储芯片100达到预设温度的时间长，则所述温度检测单元111与所述存储芯片100的供电时间差大。
67.进一步，请参阅图7，所述温度检测单元111与所述存储芯片100共用同一接地端vss。其优点在于，一方面不会增加存储芯片100未启动阶段的泄露电流，另一方面，会减少引脚的数目，节省空间。
68.请继续参阅图1，多个存储芯片100堆叠设置在所述控制芯片120上，所述控制芯片120与堆叠结构中最底层的存储芯片100键合在一起。而在本发明另一实施例中，当只有一个存储芯片100时，所述存储芯片100设置在控制芯片120上，所述控制芯片120与该存储芯片100键合在一起。
69.所述存储芯片100中形成有硅通孔互连结构101，通过硅通孔互连结构101将存储芯片100与控制芯片120进行电连接，将温度检测单元111与控制芯片120电连接。即通过硅通孔互连结构101将存储芯片100与接地端vss及电源vdd电连接，将温度检测单元111与电源vtemp及接地端vss电连接。具体地说，在本实施例中，多个存储芯片100堆叠设置时，每一个存储芯片100可以通过不同的硅通孔互连结构与控制芯片120连接；当具有多个温度检测单元111时，可能存在每一个温度检测单元111通过不同的硅通孔互连结构与控制芯片120连接的情况，也可能存在多个温度检测单元111共用硅通孔互连结构与控制芯片120连接的
情况。可以理解的是，所述存储芯片100与所述温度检测单元111通过不同的硅通孔互连结构与控制芯片120连接，以使所述温度检测单元111及所述存储芯片100能够采用不同的电源供电。进一步，多个所述温度检测单元111的供电也可共用工艺硅通孔互连结构。
70.在其他实施例中，所述存储芯片100及所述温度检测单元111还可以通过金属引线(通过引线键合工艺形成)与所述控制芯片120电连接。
71.进一步，所述a/d转换模块112包括电阻单元及多个比较单元px。
72.所述电阻单元具有第一端及第二端。所述电阻单元的第一端与电源电连接。所述电阻单元可与所述温度检测单元111采用同一电源，也可采用不同电源。例如，若所述a/d转换模块112设置在存储芯片100中，则所述电阻单元的第一端可与所述温度检测单元111采用同一电源vtemp；若所述a/d转换模块112设置在控制芯片120中，则所述电阻单元的第一端可与所述温度检测单元111采用不同的电源，所述电阻单元可采用电源vdd。所述电阻单元的第二端与接地端vss电连接。其中，所述电阻单元具有多个引出端ax，每一引出端ax的电压不同。
73.在本实施例中，所述电阻单元包括多个串联连接的子电阻rx，所述电阻单元的每一引出端ax与所述电阻单元的第二端之间间隔的子电阻rx的数量不同，以使每一引出端ax的电压不同。例如，引出端a1与电阻单元的第二端之间间隔子电阻r1，引出端a2与电阻单元的第二端之间间隔子电阻r1及r2，则引出端a1与引出端a2的电压不同。
74.其中，所述电阻单元的每一引出端ax与所述电阻单元的第二端之间间隔的子电阻rx的数量以预设数值递增。其中，所述预设数值可为一定值，也可为可变数值。
75.请参阅图2，在本实施例中，所述电阻单元的每一引出端ax与所述电阻单元的第二端之间间隔的子电阻rx的数量以定值1递增。而在本发明其他实施例中，也可以定值2等数量递增。
76.当所述预设数值为可变数值时，所述预设数值具有一变化趋势。所述变化趋势根据所述引出端ax的电压增幅设定。例如，若所述引出端ax的电压增幅为递增，则所述预设数值的变化趋势为递增；若所述引出端ax的电压增幅为递减，则所述预设数值的变化趋势为递减；若所述引出端ax的电压增幅为先增加再减小，则所述预设数值的变化趋势为先增加再减小。进一步，所述子电阻rx的电阻值相同或不同，以使得所述引出端ax之间的电压增幅变化一致或不一致。其中，若所述子电阻rx的电阻值相同，则能够简化版图布局难度，简单易行，便于制造。
77.所述a/d转换模块输入端的信号作为所述比较单元px的输入信号，即所述温度检测单元输出的模拟信号作为所述比较单元px的输入信号。所述电阻单元的多个引出端ax信号分别作为多个所述比较单元px的参考信号。所述引出端ax与所述比较单元px一一对应。例如，所述引出端a1信号作为所述比较单元p1的参考信号，所述引出端a2信号作为所述比较单元p2的参考信号，依此类推，所述引出端ax与所述比较单元px一一对应。所述比较单元px输出数字信号。根据所述比较单元px输出的数字信号，可获得所述温度检测单元111检测的存储芯片100的温度。
78.当所述电阻单元的每一引出端ax与所述电阻单元的第二端之间间隔的子电阻rx的数量以可变的预设数值递增时，所述引出端ax的电压非均匀地改变，以使多个所述比较单元px的参考信号非均匀地改变，则在不同的电压区域，所述比较单元px的参考信号的增
幅不同，进而能够改变该电压区域的测量精度。具体地说，对需要精确测量的电压区域，所述预设数值以小幅度改变，以使参考信号的增幅小，提高信号采样点数，进而提高该区域的测量精度，对不需要精确测量的电压区域，所述预设数值以大幅度改变，以使参考信号的增幅大，减少信号采样点数，进而提高测量效率。例如，在本发明一实施例中，需要精确测量的电压区域为1.2v～1.7v，其对应的参考信号范围即为1.2v～1.7v，则在1.2v～1.7v电压区域，所述预设数值的增幅小，例如，所述预设数值的增幅为1，使得参考信号的增幅为0.1v，从而能够增加该电压区域的采样点数，提高测量精度，而在电压小于1.2v及大于1.7v的电压区域，所述预设数值的增幅大，例如，所述预设数值的增幅为3，使得参考信号的增幅为0.3v，适当减少采样点数，提高测量效率。进一步，所述a/d转换模块112还包括输出单元1120，所述输出单元1120与所述比较单元px连接，用于将所述数字信号输出。进一步，在本实施例中，所述a/d转换模块112还包括编码单元eec，所述编码单元eec接收所述比较单元px输出的数字信号，并进行编码，其形成的信号输入所述输出单元1120，所述输出单元1120将编码后的数字信号输出。
79.本发明半导体装置利用温度检测模块检测存储芯片的温度，当所述温度检测模块检测的温度达到设定阈值时，或者所述存储芯片100的温度达到设定阈值之后，所述存储芯片启动，温度检测模块检测的温度为存储芯片的启动及运行提供参考，从而避免存储芯片在低温下启动及运行，缩短写入时间，提高存储芯片写入的稳定性。
80.当存储芯片100处于低温环境中，若对其进行加热，则能够迅速提高存储芯片100的温度，从而加快存储芯片100的启动。因此，本发明所述控制芯片120还能够在存储芯片100启动之前先进行启动，控制芯片120利用启动后自身产生的热量对存储芯片100进行加热，以快速提高存储芯片100的温度。
81.在所述控制芯片120启动后，所述控制芯片120控制所述温度检测单元111启动，以检测所述存储芯片100的温度。所述温度检测单元111还能够将检测的温度传送给控制芯片120，以作为控制芯片120的数据。
82.所述控制芯片120能够判断所述温度检测单元111检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片100启动。
83.若仅有一个温度检测单元111及一个存储芯片100，一个所述温度检测单元111仅用于检测一个存储芯片的温度时，当控制单元120判定该温度检测单元111检测的温度达到设定阈值，则所述控制芯片120控制该存储芯片100启动。
84.若存在一个温度检测单元111及多个存储芯片100，且一个所述温度检测单元111检测多个存储芯片100的温度，当控制单元120判定该温度检测单元111检测的温度达到设定阈值，则控制单元120先控制离所述控制芯片120最近的存储芯片100启动，然后再控制上面的其他存储芯片100依次启动。
85.若存在多个温度检测单元111及多个存储芯片100，且可能存在一个所述温度检测单元111仅检测一个存储芯片100的温度和一个温度检测单元111检测多个所述存储芯片100的温度的情况，或者仅存在一个温度检测单元111检测多个所述存储芯片100的温度的情况，当控制单元120判断某一个温度检测单元111检测的温度达到设定阈值，则控制该温度检测单元111对应的存储芯片100启动，若该温度检测单元111检测多个存储芯片100的温度，则先控制离所述控制芯片120最近的存储芯片100启动，然后再控制上面的其他存储芯
片100依次启动。
86.若存在多个温度检测单元111及多个存储芯片100，且所述温度检测单元111与所述存储芯片100一一对应，当控制单元110判断某一个温度检测单元111检测的温度达到设定阈值，则控制该温度检测单元111对应的存储芯片100启动。具体地说，如图1所示的堆叠结构中有4个存储芯片100，每一个存储芯片100中对应具有一个温度检测单元111，因而每一个温度检测单元111会对对应的存储芯片100的温度进行检测，获得四个温度检测值，所述控制芯片120会依次判断4个所述温度检测单元111检测的温度是否达到设定阈值时，若某一个温度检测单元111检测的温度达到设定阈值，则控制该温度检测单元111对应的存储芯片启动，比如堆叠结构中最底层的存储芯片100中的温度检测单元111检测的温度先达到设定阈值时，则控制芯片120先控制所述堆叠结构最底层的那一个存储芯片100启动，接着，堆叠结构中倒数第二层中那个存储芯片100中对应的温度检测单元111检测的温度也达到设定阈值时，则控制单元301接着控制堆叠结构中倒数第二层的那个存储芯片100启动，上面两层的存储芯片100的启动以此类推。
87.对于半导体装置存在多个存储芯片100时，前述的这种控制结构和控制方式能使得每一个存储芯片100启动时机的精度进一步提高，并能进一步减小低温环境下的对每一个存储芯片100进行数据写入时的写入时间，进一步提高了对每一个存储芯片100写入的稳定性。
88.当本发明半导体装置工作在低温环境时，通过控制芯片120可以使得存储芯片100升温到设定阈值，从而可以防止存储芯片100中的位线、字线、以及金属连线(金属接触部)由于环境温度过低带来的电阻的增大，从而减小了低温环境下的对存储芯片进行数据写入时的写入时间，提高了存储芯片写入的稳定性。所述设定阈值可以设定在控制芯片120中，设定阈值的具体大小可以根据实际需要或者经验进行设定。
89.在另一实施例中，所述控制芯片120中可以具有额外的加热电路(附图中未绘示)。所述加热电路用于对所述存储芯片100进行加热。所述控制芯片120在对所述存储芯片100进行加热之前或之后，所述控制芯片120判断所述温度检测单元111检测的存储芯片100的温度是否达到设定阈值，若未达到设定阈值，则控制所述加热电路对存储芯片100进行加热，如达到设定阈值，则控制所述加热电路停止对存储芯片100进行加热。从而实现对加热过程的精确控制，使得存储芯片100的温度能保持在设定阈值附近，防止存储芯片100的温度过高或过低，从而使得对存储器的写入时间始终能保持较短。
90.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。