芯片测试系统及方法与流程

1.本发明涉及芯片技术领域，特别涉及一种芯片测试系统及方法。


背景技术：

2.芯片是信息社会的核心基石，也是各国竞相发展的重要新兴技术和产业。作为通信产业发展的基石，通信芯片近年来发展迅猛。
3.无线通信是现在网络技术的发展重心。具有无线通信功能的电子装置，必须配置天线来进行无线信号的传送与接收，并由能够与天线电连接的信号处理芯片对天线所传送与接收的信号进行处理。
4.随着芯片支持天线的信道数目增加，芯片必须在封装结构上设置更多的连接垫，来与天线进行电连接。为了确保连接垫能够以正常地工作，需要通过例如，但不限于测试设备对每个连接垫进行测试。然而，由于连接垫的数目增加，需要更多的时间成本与硬件成本来对这些连接垫进行测试。如果无法提供更有效率及可靠度的测试系统或方法，将无法降低时间成本与硬件成本。


技术实现要素：

5.为了解决现有技术存在的问题，本发明的至少一个实施例提供了一种芯片测试系统及方法，通过内部及外部测试路径的设置，大幅降低测试设备所需要的管脚设置成本，解决上述现有技术的问题。
6.第一方面，本发明实施例提出一种芯片测试系统，其特征在于，包括：
7.多信道天线芯片，所述多信道天线芯片包括：多个天线切换开关、多个连接垫、多个第一内部测试路径、多个第二内部测试路径和多个外部测试路径，其中，
8.所述连接垫一端，通过一对应天线切换连接一信号处理端，另一段连接外部天线；所述多个第一内部测试路径，其一端通过一对应天线切换开关电连接第2n-1个连接垫，另一端与第2n个连接垫直接电连接，其中n为正整数；所述多个第二内部测试路径，其一端通过一对应的天线切换开关电连接第2n个连接垫，另一端与第2n-1个连接垫直接电连接，其中n为正整数；所述多个外部测试路径，其一端与第2n个连接垫电连接，另一端与第2n 1个连接垫电连接；
9.其中，在第一测试模式中，第一个连接垫接收第一测试信号，以经过连接垫、第一内部测试路径以及外部测试路径后，由最后一个连接垫产生第一测试结果信号；
10.在第二测试模式中，最后一个连接垫接收第二测试信号，以经过连接垫、第二内部测试路径以及外部测试路径后，由第一个连接垫产生第二测试结果信号。
11.在一些实施例中，各第一内部测试路径上包含第一测试缓存器，各第二内部测试路径上包含第二测试缓存器。
12.在一些实施例中，所述各第一内部测试路径上包含：
13.多任务器，包含两个选择输入端以及一输出端；
14.第一子路径，电连接于其对应的天线切换开关以及其中所述两个选择输入端中的一个；
15.第二子路径，包含第一测试缓存器，该第一测试缓存器电连接于其对应的天线切换开关以及所述两个选择输入端中的另一个；以及
16.第三子路径，电连接于该输出端以及第2n个连接垫；
17.其中于该第一测试模式中，各第一内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试。
18.在一些实施例中，所述第二内部测试路径上包含：
19.多任务器，包含两个选择输入端以及一输出端；
20.第一子路径，电连接于其对应的天线切换开关以及其中所述两个选择输入端中的一个；
21.第二子路径，包含第二测试缓存器，该第二测试缓存器电连接于其对应的天线切换开关以及所述两个选择输入端中的另一个；以及
22.第三子路径，电连接于该输出端以及第2n-1个连接垫；
23.其中于该第二测试模式中，各第二内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试。
24.在一些实施例中，所述外部测试路径设置在测试设备。
25.在一些实施例中，所述信号处理端包含放大器、模拟与数字转换器、总线以及处理器。
26.在一些实施例中，所述第一测试信号以及该第二测试信号是由一测试设备产生，所述第一测试结果信号以及该第二测试结果信号是由该测试设备接收。
27.第二方面，本发明实施例还提供一种多信道天线芯片测试方法，包含：
28.包含多个天线切换开关、多个连接垫、多个第一内部测试路径以及多个第二内部测试路径的一多信道天线芯片，其中各连接垫之一第一接口通过对应的天线切换开关电连接在信号处理端，一第二接口用以电连接在外部天线；
29.在第一测试模式中，使第一个连接垫接收第一测试信号，以经过连接垫、第一内部测试路径以及多个外部测试路径后，由最后一个连接垫产生第一测试结果信号，其中各第一内部测试路径之一第一接口通过其对应的天线切换开关电连接第2n-1个连接垫，一第二接口直接电连接于第2n个连接垫，各外部测试路径之一第一接口电连接第2n个连接垫，一第二接口电连接第2n 1个连接垫；以及
30.在第二测试模式中，使最后一个连接垫接收第二测试信号，以经过连接垫、第二内部测试路径以及外部测试路径后，由第一个连接垫产生第二测试结果信号，其中各第二内部测试路径之一第一接口通过其对应的天线切换开关电连接第2n个连接垫，一第二接口直接电连接于第2n-1个连接垫。
31.在一些实施例中，其中各第一内部测试路径上包含第一测试缓存器，各第二内部测试路径上包含第二测试缓存器。
32.在一些实施例中，其中各第一内部测试路径上包含：
33.一多任务器，包含两个选择输入端以及一输出端；
34.一第一子路径，电连接于其对应的天线切换开关以及其中之一该两个选择输入
端；
35.一第二子路径，包含第一测试缓存器，该第一测试缓存器电连接于其对应的天线切换开关以及另一该两个选择输入端；以及
36.一第三子路径，电连接于该输出端以及第2n个连接垫；
37.该多信道天线芯片测试方法更包含：
38.于该第一测试模式中，使各第一内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试。
39.在一些实施例中，其中各第二内部测试路径上包含：
40.一多任务器，包含两个选择输入端以及一输出端；
41.一第一子路径，电连接于其对应的天线切换开关以及其中之一该两个选择输入端；
42.一第二子路径，包含第二测试缓存器，该第二测试缓存器电连接于其对应的天线切换开关以及另一该两个选择输入端；以及
43.一第三子路径，电连接于该输出端以及第2n-1个连接垫；
44.该多信道天线芯片测试方法更包含：
45.于该第二测试模式中，使各第二内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试。
46.在一些实施例中，外部测试路径设置在测试设备上。
47.在一些实施例中，所述信号处理端包含放大器、一模拟与数字转换器、一总线以及一处理器。
48.在一些实施例中，所述方法还包含：
49.由一测试设备产生该第一测试信号以及该第二测试信号；以及
50.由该测试设备接收该第一测试结果信号以及该第二测试结果信号。
51.可见，本发明实施例的芯片测试系统及方法能够在第一测试模式中，通过第一个连接垫pad1接收第一测试信号is1后，观察由最后一个连接垫padn产生的第一测试结果信号os1是否与第一测试信号is1的数值相同，并且在第二测试模式中，通过最后一个连接垫padn接收第二测试信号is2后，观察由第一个连接垫pad1产生的第二测试结果信号os2是否与第一测试信号is1的数值相同，来快速地判断由连接垫pad
1-padn以及天线切换开关sw
1-swn形成的多个通道是否能够正常的工作。
附图说明
52.为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
53.图1a及图1b分别为本发明一实施例一种多信道天线芯片测试系统电路结构图；
54.图2a及图2b分别为本发明一实施例一种多信道天线芯片测试系统电路结构图；
55.图3a及图3b分别为本发明一实施例一种多信道天线芯片测试系统电路结构图；
56.图4为本发明一实施例一种多信道天线芯片测试方法流程图。
57.其中，附图标记如下：
58.100:多信道天线芯片测试系统
59.110:多信道天线芯片
60.120:信号处理端
61.130:放大器
62.140:模拟与数字转换器
63.150:总线
64.160:处理器
65.ant1-antn:外部天线
66.ep1-epn/2-1:外部测试路径
67.ipa1-ipan/2:第一内部测试路径
68.ipb1-ipbn/2:第二内部测试路径
69.is1:第一测试信号
70.is2:第二测试信号
71.os2:第二测试结果信号
72.paa1-paan/2、pab1-pabn/2:第一子路径
73.pba
1-pba
n/2
、pbb
1-pbb
n/2
:第二子路径
74.pca
1-pca
n/2
、pcb
1-pcb
n/2
:第三子路径
75.ra
1-ra
n/2
:第一测试缓存器
76.rb
1-rb
n/2
:第二测试缓存器
77.mua1-muan/2、mub1-mubn/2:多任务器
78.os1:第一测试结果信号
79.pad1-padn:连接垫
80.sw1-swn:天线切换开关
具体实施方案
81.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
82.需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
83.本发明第一个目的是提供一种多信道天线芯片测试系统，以通过内部及外部测试路径的设置，大幅降低测试设备所需要的管脚设置成本。
84.请同时参照图1a及图1b。图1a及图1b分别为本发明之一实施例中，一种多信道天线芯片测试系统100的电路结构图。其中，图1a及图1b所绘示的实际上是同一个多信道天线芯片测试系统100。然而，为了易于观看，部分多信道天线芯片测试系统100包含的组件在图1a示出，而另一部分多信道天线芯片测试系统100包含的组件在图1b示出。
85.多信道天线芯片测试系统100配置以测试多信道天线芯片110。其中，多信道天线芯片110在工作时电连接多个外部天线ant
1-antn，其中n为正整数。多信道天线芯片110能够在内部进行数据的处理后，通过外部天线ant
1-antn将数据以无线信号的方式传送出去。另一方面，天线芯片110也能够通过外部天线ant
1-antn将数据以无线信号的方式接收进来后，再于内部进行资料的处理。
86.多信道天线芯片测试系统100包含：多信道天线芯片110以及多个外部测试路径ep
1-ep
n/2-1
。
87.多信道天线芯片110包含：多个天线切换开关sw
1-swn、多个连接垫pad
1-padn、多个第一内部测试路径ipa
1-ipa
n/2
以及多个第二内部测试路径信号连接路径ipb
1-ipb
n/2
。
88.连接垫pad
1-padn各包含第一接口以及第二接口。其中，第一接口通过其对应的天线切换开关sw
1-swn电连接于信号处理端120，第二接口用以电连接于外部天线ant
1-antn。
89.以连接垫pad1为例，其第一接口通过天线切换开关sw1电连接于信号处理端120，第二接口用以电连接于外部天线ant1。而以连接垫pad2为例，其第一接口通过天线切换开关sw2电连接于信号处理端120，第二接口用以电连接于外部天线ant2。以此类推，就连接垫padn来说，其第一接口通过天线切换开关swn电连接于信号处理端120，第二接口用以电连接于外部天线antn。
90.需注意的是，在测试的过程中，连接垫pad
1-padn的第二接口不必须和外部天线ant
1-antn电连接。更详细地说，连接垫pad
1-padn的第二接口能够在没有与外部天线ant
1-antn电连接的情形下进行测试。
91.在一实施例中，信号处理端120可选择地包含例如，但不限于放大器130、模拟与数字转换器140(图1中标示为d/a)、总线150以及处理器160。
92.通过上述的机制，处理器160能够将所处理的数据经由总线150传送至模拟与数字转换器140以及放大器130进行数字至模拟的转换以及放大，再通过天线切换开关sw
1-swn选择适当的路径，将数据自外部天线ant
1-antn至少其中之一以无线信号的形式传送出去。另一方面，数据也能够自外部天线ant
1-antn至少其中之一以无线信号的形式接收进来，经过放大器130以及模拟与数字转换器140进行放大以及模拟至数字的转换，再经由总线150传送至处理器160。
93.因此，信号处理端120能够通过上述的机制，通过天线切换开关sw
1-swn选择适当的外部天线ant
1-antn进行数据的传送与接收。
94.如图1a所示，第一内部测试路径ipa
1-ipa
n/2
各包含第一接口以及第二接口，第一接口通过其对应的天线切换开关电连接第2n-1个连接垫，第二接口不通过天线切换开关，而是直接连接第2n个连接垫(可以理解的是，此处的2n-1和2n不是为表示具体的数值,而是为体现奇偶交替)。
95.举例而言，第一内部测试路径ipa1的第一接口通过天线切换开关sw1电连接连接垫pad1，第二接口则直接电连接于连接垫pad2。第一内部测试路径ipa2的第一接口通过天线切换开关sw3电连接连接垫pad3，第二接口则直接电连接于连接垫pad4。以此类推，第一内部测试路径ipa
n/2
的第一接口通过天线切换开关sw1电连接连接垫pad
n-1
，第二接口则直接电连接于连接垫padn。
96.如图1b所示，第二内部测试路径ipb
1-ipb
n/2
各包含第一接口以及第二接口，第一
接口通过其对应的天线切换开关电连接第2n个连接垫，第二接口不通过天线切换开关，而是直接连接第2n-1个连接垫。
97.举例而言，第二内部测试路径ipb1的第一接口通过天线切换开关sw2电连接连接垫pad2，第二接口则直接电连接于连接垫pad1。第二内部测试路径ipb2的第一接口通过天线切换开关sw4电连接连接垫pad4，第二接口则直接电连接于连接垫pad3。以此类推，第二内部测试路径ipb
n/2
的第一接口通过天线切换开关swn电连接连接垫padn，第二接口则直接电连接于连接垫pad
n-1
。
98.外部测试路径ep
1-ep
n/2-1
各包含第一接口以及第二接口，第一接口电连接第2n个连接垫，第二接口电连接第2n 1个连接垫。
99.举例而言，外部测试路径ep1的第一接口电连接连接垫pad2，第二接口则电连接连接垫pad3。外部测试路径ep2的第一接口电连接连接垫pad4，第二接口电连接连接垫pad5。以此类推，外部测试路径ep
n/2-1
的第一接口电连接连接垫pad
n-1
，第二接口电连接连接垫padn。
100.在一实施例中，上述的连接垫pad
1-padn是设置以露出在多信道天线芯片110的封装结构外，而是在外部测试路径ep
1-ep
n/2-1
的外部通过上述的方式电连接连接垫。在一实施例中，外部测试路径ep
1-ep
n/2-1
是设置在测试设备(未绘示)上，以在多信道天线芯片110与测试设备进行电连接后，对连接垫进行上述方式的电连接。
101.如图1a所示，在第一测试模式中，第一个连接垫pad1配置以接收第一测试信号is1。在一实施例中，第一测试信号is1是由测试设备(未绘示)产生。更详细地说，第一个连接垫pad1能够但不限于通过前述的测试设备与测试设备电连接，以接收来自测试设备的第一测试信号is1。
102.进一步地，第一测试信号is1能够经由包含例如，但不限于连接垫pad1、天线切换开关sw1、第一内部测试路径ipa1、连接垫pad2、外部测试路径ep1、连接垫pad3、天线切换开关sw3、第一内部测试路径ipa2、连接垫pad4、外部测试路径ep2、连接垫pad5、
…
天线切换开关swn-1、第一内部测试路径ipa
n/2
、连接垫padn的路径，传送至连接垫padn。其中，上述路径中包含的连接垫、天线切换开关、第一内部测试路径以及外部测试路径，在图1a中是以粗框绘示。
103.最后一个连接垫padn将产生第一测试结果信号os1。在一实施例中，第一测试结果信号os1是由测试设备接收。更详细地说，最后一个连接垫padn能够但不限于通过前述的测试设备与测试设备电连接，以使测试设备接收第一测试结果信号os1。
104.如图1b所示，在第二测试模式中，最后一个连接垫padn配置以接收第二测试信号is2。在实施例中，第二测试信号is2是由测试设备(未绘示)产生。更详细地说，最后一个连接垫padn能够但不限于通过前述的测试设备与测试设备电连接，以接收来自测试设备的第二测试信号is2。
105.进一步地，第二测试信号is2能够经由包含例如，但不限于连接垫padn、天线切换开关swn、第二内部测试路径ipb
n/2
、连接垫pad
n-1
、外部测试路径ep
n/2-1
、连接垫pad
n-2
、天线切换开关sw
n-2
、第二内部测试路径ipb
n/2-1
、连接垫pad
n-3
、外部测试路径ep
n/2-2
、连接垫pad
n-4
、
…
天线切换开关sw2、第一内部测试路径ipb1、连接垫pad1的路径，传送至连接垫pad1。其中，上述路径中包含的连接垫、天线切换开关、第二内部测试路径以及外部测试路径，在图1b中是以粗框绘示。
106.第一个连接垫pad1将产生第二测试结果信号os2。在一实施例中，第二测试结果信号os2是由测试设备接收。更详细地说，第一个连接垫pad1能够但不限于通过前述的测试设备与测试设备电连接，以使测试设备接收第二测试结果信号os2。
107.因此，通过上述的方式，多信道天线芯片测试系统100能够在第一测试模式中，通过第一个连接垫pad1接收第一测试信号is1后，观察由最后一个连接垫padn产生的第一测试结果信号os1是否与第一测试信号is1的数值相同，并且在第二测试模式中，通过最后一个连接垫padn接收第二测试信号is2后，观察由第一个连接垫pad1产生的第二测试结果信号os2是否与第一测试信号is1的数值相同，来快速地判断由连接垫pad
1-padn以及天线切换开关sw
1-swn形成的多个通道是否能够正常的工作。
108.其中，第一测试模式中第一内部测试路径ipa
1-ipa
n/2
与一半的天线切换开关sw
1-swn电连接，而第二测试模式中第二内部测试路径ipb
1-ipb
n/2
与另一半的天线切换开关sw
1-swn电连接，因此第一及第二测试模式将各测试一半的通道。
109.请同时参照图2a及图2b。图2a及图2b为本发明的一实施例中，多信道天线芯片测试系统200的电路结构图。其中，图2a及图2b所绘示的实际上是同一个多信道天线芯片测试系统200。然而，为了易于观看，部分多信道天线芯片测试系统200包含的组件在图2a示出，而另一部分多信道天线芯片测试系统200包含的组件在图2b示出。
110.图2a及图2b所绘示的多信道天线芯片测试系统200，与图1a及图1b所绘示的多信道天线芯片测试系统100大同小异，也包含：多信道天线芯片110以及多个外部测试路径ep
1-ep
n/2-1
。在图2a及图2b中，是将信号处理端120以及能够与多信道天线芯片110对应电连接的外部天线ant
1-antn省略而未示出。
111.如图2a所示，本实施例中的多信道天线芯片测试系统200中的多信道天线芯片110具有第一测试缓存器ra
1-ra
n/2
，分别对应包含于第一内部测试路径ipa
1-ipa
n/2
上。如图2b所示，多信道天线芯片110更具有第二测试缓存器rb
1-rb
n/2
，分别对应包含于第二内部测试路径ipb
1-ipb
n/2
上。
112.由于第一内部测试路径ipa
1-ipa
n/2
以及第二内部测试路径ipb
1-ipb
n/2
分别包含能够暂存测试数据的第一测试缓存器ra
1-ra
n/2
以及第二测试缓存器rb
1-rb
n/2
，因此多信道天线芯片测试系统100能够通过第一测试信号is1以及第二测试信号is2在经过缓存器位移后产生的第一测试结果信号os1及第二测试结果信号os2，观察每个时序对应的通道是否正常的工作。因此，相对图1的实施例中迅速判断整体连接垫pad
1-padn是否工作正常，图2的实施例将能够个别判断每个连接垫pad
1-padn是否工作正常。
113.请参照图3a及图3b。图3a及图3b为本发明之一实施例中，一种多信道天线芯片测试系统300的电路结构图。其中，图3a及图3b所绘示的实际上是同一个多信道天线芯片测试系统300。然而，为了易于观看，部分多信道天线芯片测试系统300包含的组件在图3a示出，而另一部分多信道天线芯片测试系统300包含的组件在图3b示出。
114.图3a及图3b所绘示的多信道天线芯片测试系统300，与图1a、图1b、图2a及图2b所绘示的多信道天线芯片测试系统100及200大同小异，也包含：多信道天线芯片110以及多个外部测试路径ep
1-ep
n/2-1
。在图3a及图3b中，是将信号处理端120以及能够与多信道天线芯片110对应电连接的外部天线ant
1-antn省略而未示出。
115.如图3a所示，本实施例中的多信道天线芯片测试系统300中的多信道天线芯片110
具有多任务器mua
1-mua
n/2
、第一子路径paa
1-paa
n/2
、第二子路径pba
1-pba
n/2
以及第三子路径pca
1-pca
n/2
。
116.各组多任务器、第一子路径、第二子路径以及第三子路径对应包含在第一内部测试路径中，且对在第一内部测试路径来说，其多任务器包含两个选择输入端以及输出端，其第一子路径电连接于其对应的天线切换开关以及两个选择输入端其中之一，其第二子路径包含第一测试缓存器，第一测试缓存器电连接于其对应的天线切换开关以及两个选择输入端另一者。第三子路径电连接于多任务器的输出端以及第2n个连接垫。
117.举例而言，多任务器mua1、第一子路径paa1、第二子路径pba1以及第三子路径pca1对应包含于第一内部测试路径ipa1中。第一子路径paa1电连接于天线切换开关sw1以及多任务器mua1的两个选择输入端其中之一。第二子路径pba1包含第一测试缓存器ra1，第一测试缓存器ra1电连接于对应的天线切换开关sw1以及多任务器mua1的两个选择输入端另一者。第三子路径电连接于多任务器mua1的输出端以及连接垫pad2。
118.以此类推，多任务器mua
n/2
、第一子路径paa
n/2
、第二子路径pba
n/2
以及第三子路径pca1对应包含于第一内部测试路径ipa
n/2
中。第一子路径paa
n/2
电连接于天线切换开关sw
n-1
以及多任务器mua
n/2
的两个选择输入端其中之一。第二子路径pba
n/2
包含第一测试缓存器ra
n/2
，第一测试缓存器ra
n/2
电连接于对应的天线切换开关sw
n-1
以及多任务器mua
n/2
的两个选择输入端另一者。第三子路径电连接于多任务器mua
n/2
的输出端以及连接垫padn。
119.类似地，如图3b所示，多信道天线芯片110具有多任务器mub
1-mub
n/2
、第一子路径pab
1-pab
n/2
、第二子路径pbb
1-pbb
n/2
以及第三子路径pcb
1-pcb
n/2
。
120.各组多任务器、第一子路径、第二子路径以及第三子路径对应包含在个第一内部测试路径中，且对在个第一内部测试路径来说，其多任务器包含两个选择输入端以及输出端，其第一子路径电连接于其对应的天线切换开关以及两个选择输入端其中之一，其第二子路径包含第一测试缓存器，第一测试缓存器电连接于其对应的天线切换开关以及两个选择输入端另一者。第三子路径电连接于多任务器的输出端以及第2n-1个连接垫。
121.举例而言，多任务器mub1、第一子路径pab1、第二子路径pbb1以及第三子路径pcb1对应包含于第二内部测试路径ipb1中。第一子路径pab1电连接于天线切换开关sw2以及多任务器mub1的两个选择输入端其中之一。第二子路径pbb1包含第一测试缓存器rb1，第一测试缓存器rb1电连接于对应的天线切换开关sw2以及多任务器mub1的两个选择输入端另一者。第三子路径电连接于多任务器mub1的输出端以及连接垫pad1。
122.以此类推，多任务器mub
n/2
、第一子路径pab
n/2
、第二子路径pbb
n/2
以及第三子路径pcb1对应包含于第二内部测试路径ipb
n/2
中。第一子路径pab
n/2
电连接于天线切换开关swn以及多任务器mua
n/2
的两个选择输入端其中之一。第二子路径pba
n/2
包含第一测试缓存器rb
n/2
，第一测试缓存器rb
n/2
电连接于对应的天线切换开关swn以及多任务器mub
n/2
的两个选择输入端另一者。第三子路径电连接于多任务器mub
n/2
的输出端以及连接垫pad
n-1
。
123.因此，在第一测试模式中，各第一内部测试路径ipa
1-ipa
n/2
的多任务器mua
1-mua
n/2
都能够选择通过该第一子路径paa
1-paa
n/2
进行测试，并且于第二测试模式中，各第二内部测试路径ipb
1-ipb
n/2
的多任务器mub
1-mub
n/2
都能够选择通过该第一子路径pab
1-pab
n/2
进行测试。这样的方式，能够达成图1的快速测试机制。
124.而另一方面，在第一测试模式中，各第一内部测试路径ipa
1-ipa
n/2
的多任务器
mua
1-mua
n/2
都能够选择通过该第二子路径pba
1-pba
n/2
进行测试，并且在第二测试模式中，各第二内部测试路径ipb
1-ipb
n/2
的多任务器mub
1-mub
n/2
都能够选择通过该第二子路径pbb
1-pbb
n/2
进行测试。这样的方式，能够达成图2的个别测试机制。
125.综合上述，上述实施例中的多信道天线芯片测试系统能够通过内部测试路径以及外部测试路径的设置，使测试设备仅需要通过第一个连接垫以及最后一个连接垫进行测试信号的传送与接收，大幅降低所需要的管脚设置成本。进一步地，通过不包含缓存器与包含缓存器的路径的设置，多信道天线芯片测试系统能够进行快速的整体连接垫测试或是进行个别的连接垫测试。
126.请参照图4。图4为本发明一实施例中，一种多信道天线芯片测试方法400的流程图。
127.除前述装置外，本发明另揭露一种多信道天线芯片测试方法400，应用于例如，但不限于图1、图2及图3的多信道天线芯片测试系统100、200及300中。多信道天线芯片测试方法400之一实施例如图4所示，包含下列步骤：
128.s410：提供包含天线切换开关sw
1-swn、连接垫pad
1-padn、第一内部测试路径ipa
1-ipa
n/2
以及第二内部测试路径ipb
1-ipb
n/2
的多信道天线芯片110。
129.s420：在第一测试模式中，使第一个连接垫pad1接收第一测试信号is1，以经过连接垫pad
1-padn、第一内部测试路径ipa
1-ipa
n/2
以及外部测试路径ep
1-ep
n/2-1
后，由最后一个连接垫padn产生第一测试结果信号os1。
130.s430：在第二测试模式中，使最后一个连接垫padn接收第二测试信号is2，以经过连接垫pad
1-padn、第二内部测试路径ipb
1-ipb
n/2
以及外部测试路径ep
1-ep
n/2-1
后，由第一个连接垫pad1产生第二测试结果信号os2。
131.需注意的是，上述的实施方式仅为一范例。于其他实施例中，本领域的通常知识者当能够在不违背本发明的精神下进行更动。
132.综合上述，本发明中的多信道天线芯片测试系统及方法，能够通过内部测试路径及外部测试路径的设置，大幅降低测试设备所需要的管脚设置成本。
133.本领域技术人员可以明白的是，结合本文中所公开的实施例描述的各示例的单元及算法步骤能够以电子硬件、或者软件和电子硬件的结合来实现。这些功能是以硬件还是软件方式来实现，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以针对每个特定的应用，使用不同的方式来实现所描述的功能，但是这种实现并不应认为超出本技术的范围。
134.在本技术实施例中，所公开的系统和方法可以通过其它方式来实现。例如，单元的划分仅仅为一种逻辑功能划分，在实际实现时还可以有另外的划分方式。例如，多个单元或组件可以进行组合或者可以集成到另一个系统中。另外，各个单元之间的耦合可以是直接耦合或间接耦合。另外，在本技术实施例中的各功能单元可以集成在一个处理单元中，也可以是单独的物理存在等等。
135.应理解，在本技术的各种实施例中，各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术的实施例的实施过程构成任何限定。
136.所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以
存储在机器可读存储介质中。因此，本技术的技术方案可以以软件产品的形式来体现，该软件产品可以存储在机器可读存储介质中，其可以包括若干指令用以使得电子设备执行本技术实施例所描述的技术方案的全部或部分过程。上述存储介质可以包括rom、ram、可移动盘、硬盘、磁盘或者光盘等各种可以存储程序代码的介质。
137.以上内容仅为本技术的具体实施方式，本技术的保护范围并不局限于此。本领域技术人员在本技术所公开的技术范围内可以进行变化或替换，这些变化或替换都应当在本技术的保护范围之内。