半导体装置的制作方法

技术特征：
1.一种半导体装置，其特征在于，具备：第一导电型的漂移区，其设置在半导体基板；第二导电型的基区，其设置在所述半导体基板；第一导电型的发射区，其设置在所述半导体基板的正面；第二导电型的接触区，其设置在所述基区的正面，并且掺杂浓度高于所述基区的掺杂浓度；接触沟槽部，其设置在所述半导体基板的正面；第一阻挡层，其设置在所述接触沟槽部的侧壁和底面；以及第二阻挡层，其在所述接触沟槽部的侧壁与所述接触区接触地设置。2.根据权利要求1所述的半导体装置，其特征在于，所述第一阻挡层在所述接触沟槽部的侧壁与所述发射区接触地设置。3.根据权利要求1所述的半导体装置，其特征在于，所述第二阻挡层在所述接触沟槽部的侧壁与所述发射区接触地设置。4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，所述第二阻挡层是氧化硅膜。5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述第二阻挡层与所述发射区之间的接触电阻在100ω以下。6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，所述第二阻挡层的膜厚度在1nm以上且50nm以下。7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，所述第二阻挡层的导电率与所述第一阻挡层的导电率相同，或所述第二阻挡层的导电率低于所述第一阻挡层的导电率。8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，所述第一阻挡层包含ti、tin、ta和tan中的至少任一种。9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，所述第一阻挡层在所述接触沟槽部的底面具有硅化而成的硅化物区。10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，所述接触沟槽部在所述半导体基板的正面侧沿预定的排列方向排列的多个沟槽部之间，沿所述多个沟槽部配置成条纹状。11.根据权利要求1至9中任一项所述的半导体装置，其特征在于，所述接触沟槽部在所述半导体基板的正面侧排列成格子状的多个沟槽部之间，配置成矩阵状。12.根据权利要求1至9中任一项所述的半导体装置，其特征在于，所述接触沟槽部在所述半导体基板的正面侧排列成矩阵状的多个沟槽部之间，沿所述多个沟槽部配置成格子状。

技术总结
本发明提供一种半导体装置，在形成接触沟槽部时，有半导体基板的硅缺陷从而降低元件特性的问题。提供一种半导体装置，其具备：第一导电型的漂移区，其设置在半导体基板；第二导电型的基区，其设置在半导体基板；第一导电型的发射区，其设置在半导体基板的正面；第二导电型的接触区，其设置在基区的正面，并且掺杂浓度高于基区的掺杂浓度；接触沟槽部，其设置在半导体基板的正面；第一阻挡层，其设置在接触沟槽部的侧壁和底面；以及第二阻挡层，其在接触沟槽部的侧壁与接触区接触地设置。触沟槽部的侧壁与接触区接触地设置。触沟槽部的侧壁与接触区接触地设置。


技术研发人员：下沢慎 西村武义
受保护的技术使用者：富士电机株式会社
技术研发日：2021.05.31
技术公布日：2022/1/13