一种用于无线直放站的零频率误差数字基带信号处理装置的制作方法

1.本实用新型涉及移动通信技术领域，尤其涉及一种用于无线直放站的零频率误差数字基带信号处理装置。


背景技术：

2.数字无线直放站作为为实现“小容量、大覆盖”目标的必要手段之一，在不增加基站数量的前提下保证山区通信网络覆盖，其造价远远低于有同样效果的微蜂窝系统，为解决通信网络延伸覆盖能力的一种优选方案。它与基站相比有结构简单、投资较少和安装方便等优点，可广泛用于农村偏远地区的大范围通信覆盖，特别适于克服山地和丘陵地区由于地形起伏造成的通信困难。数字无线直放站采用数字滤波技术，带外抑制良好，带内平坦度好，性能优异。
3.数字信号处理领域一般都会将待处理信号解调到零频基带复数信号，即数字上下变频ddc和duc，包括频率和速率的变换，然后再对信号进行分析处理，比如数字滤波，数字预矫正等应用。ddc和duc会应用到数字混频，一般用nco(numerically controlled oscillator)做频率搬移，当数字中频和电路板的基准时钟存在除不尽的情况便会引入一定量的频率误差，频率误差的引入会影响系统的性能。这里就要应用到小数整数分离的两级变频方法，从而使得经过数字信号处理后，信号不会有频率误差存在，从而保持了经过数字信号处理前后信号的频率保持零误差。
4.现针对以上数字信号处理前后信号的频率误差问题，设计出一种用于无线直放站的零频率误差数字基带信号处理装置。


技术实现要素：

5.本实用新型的目的在于提供一种用于无线直放站的零频率误差数字基带信号处理装置，具备数字信号处理前后信号的频率保持零误差的优点，解决了数字信号处理前后信号的频率误差的问题。
6.为达到上述目的，本实用新型采用如下技术方案：一种用于无线直放站的零频率误差数字基带信号处理装置，包括ad模数转换器、核心逻辑处理器、da数模转换器，所述ad模数转换器、核心逻辑处理器、da数模转换器依次连接，所述核心逻辑处理器包括依次连接的第一级数字下变频模块、第二级数字下变频模块、第一级数字上变频模块、第二级数字上变频模块；
7.所述第二级数字下变频模块与第一级数字上变频模块之间的信号链路上设置有信号处理模块；
8.所述第二级数字下变频模块输入端连接有nco1的数字控制振荡器，且该nco1数字控制振荡器通过频谱取反模块与第一级数字上变频模块相连接；
9.所述第二级数字上变频模块连接有nco2的数字控制振荡器；
10.信号处理模块用于滤波与失真。
11.进一步的，所述第一级数字上变频模块与第二级数字上变频模块之间设置有内插滤波模块。
12.进一步的，还包括pll锁相回路，所述pll锁相回路分别通过采样时钟clk1、采样时钟clk2与所述ad模数转换器相连接、da数模转换器采样连接。
13.进一步的，所述采样时钟clk1为ad的采样时钟且频率为30mhz，采样时钟clk2为da的采样时钟且频率为960mhz。
14.本实用新型与现有技术相比具有的有益效果是：
15.1、零频基带信号经过数字滤波和预失真后，与f2进行混频，在这里f2是来自和f1同一个源nco，不过f2经过了频谱取反处理，处理后f1和f2的频率误差正好抵消掉，从而使得信号处理没有频率误差存在，也就保持了前后模拟信号在经过处理以后仍旧保持频率一致性。
附图说明
16.附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中：
17.图1为本实用新型实施例fpga内部功能框图；
18.图2为装置具体的设计实施方法示意图；
19.图3为nco频率配置截图；
20.图4为nco的生成的频率控制字截图；
21.图5为用于无线直放站的零频率误差数字基带信号处理装置的模块示意图。
具体实施方式
22.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
23.参照图1-5，一种用于无线直放站的零频率误差数字基带信号处理装置，包括ad模数转换器、核心逻辑处理器、da数模转换器，所述ad模数转换器、核心逻辑处理器、da数模转换器依次连接，所述核心逻辑处理器包括依次连接的第一级数字下变频模块、第二级数字下变频模块、第一级数字上变频模块、第二级数字上变频模块；
24.所述第二级数字下变频模块与第一级数字上变频模块之间的信号链路上设置有信号处理模块；
25.所述第二级数字下变频模块输入端连接有nco1的数字控制振荡器，且该nco1数字控制振荡器通过频谱取反模块与第一级数字上变频模块相连接；
26.所述第二级数字上变频模块连接有nco2的数字控制振荡器；
27.信号处理模块用于滤波与预失真。
28.所述第一级数字上变频模块与第二级数字上变频模块之间设置有内插滤波模块。
29.还包括pll锁相回路，所述pll锁相回路分别通过采样时钟clk1、采样时钟clk2与所述ad模数转换器相连接、da数模转换器采样连接。
30.所述采样时钟clk1为ad的采样时钟且频率为30mhz，采样时钟clk2为da的采样时钟且频率为960mhz。
31.使用时，fpga内部功能如图1所示，不同于一般做法的数字上下变频信号处理方法，本设计方法在信号输入后经过两级数字下变频混频处理，第一级数字下变频是往下变频可除尽的频率分量1，第二级数字下变频是往下变频除不尽的频率分量，然后经过数字信号处理完以后，经过两级数字上变频混频处理，第一级数字上变频是往上变频除不尽的频率分量，第二级数字下变频是往上变频除的尽的频率分量2，本设计的关键点在于，除的尽的频率分量1和除的尽的频率分量2可以自由分配，不受限制，但是除不尽的频率分量则是有同一个数控振荡器产生，且互为反谱，如此设计便不会引入频率误差。
32.图2所示为装置具体的设计实施方法，例如：输入数字中频信号s1为63.87mhz，采样时钟clk1为30mhz，da的采样时钟clk2为960mhz，数字信号的处理时钟速率为30mhz，经过ad的欠采样，取第一奈奎斯特域的信号，这是信号频率已经是较低的3.87mhz了，所以在本案例中可以舍去图1中的第一级数字下变频的可除尽的频率分量1，期望nco1生成一个f1等于-3.87mhz的本振信号把链路信号解调到零频基带iq信号，由于-3.87mhz与30mhz的处理时钟存在除不尽的关系，如图3和图4所示，实际nco1的生成频率为-3.869999999998015mhz，有一定量的频偏，长时间累积就会产生相位偏移。零频基带信号经过数字滤波和预失真后，与f2进行混频，在这里f2是来自和f1同一个源nco，不过f2经过了频谱取反处理，如此处理完以后，那么f2的频率就为3.869999999998015mhz，这样f1和f2的频率误差正好抵消掉，从而使得这一段信号处理没有频率误差存在。信号经过内插滤波以后变成了中频为3.87mhz，数据率为960mhz的信号，nco2生成频率为60mhz的本振，60mhz为960mhz的16分之一，不存在频率误差，如此信号经过这个信号处理链路，没有产生频率误差，这样也就保持了前后模拟信号在经过这个系统以后仍旧保持频率一致性。
33.本实用新型未详述之处，均为本领域技术人员的公知技术。
34.尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。