三维存储器器件及其形成方法与流程

技术特征：
1.一种三维(3d)存储器器件，包括：第一半导体结构，包括：nand存储器串的阵列；与所述nand存储器串的阵列的源极端接触的半导体层；与所述半导体层对准的非导电层；以及所述非导电层中的接触结构，其中，所述非导电层使所述接触结构与所述半导体层电绝缘；以及与所述第一半导体结构键合的包括晶体管的第二半导体结构。2.根据权利要求1所述的3d存储器器件，其中，所述非导电层是与所述半导体层接触的单个层。3.根据权利要求1或2所述的3d存储器器件，其中：所述第一半导体结构进一步包括穿过所述非导电层的第二接触结构；所述非导电层使所述接触结构与所述第二接触结构彼此绝缘；并且所述非导电层使所述接触结构和所述第二接触结构与所述半导体层绝缘。4.根据权利要求1-3中的任何一项所述的3d存储器器件，其中：所述半导体层位于所述第一半导体结构的核心区中；并且所述非导电层位于所述第一半导体结构的非阵列区中。5.根据权利要求4所述的3d存储器器件，其中，所述非导电层位于所述第一半导体结构的阶梯区中。6.根据权利要求4所述的3d存储器器件，其中，所述非导电层位于所述第一半导体结构的阶梯区外。7.根据权利要求1-6中的任何一项所述的3d存储器器件，其中，所述非导电层包括非导电材料。8.根据权利要求1-7中的任何一项所述的3d存储器器件，其中，所述非导电层包括未掺杂非晶硅。9.根据权利要求1-8中的任何一项所述的3d存储器器件，其中，所述非导电层的面积大于形成多个接触结构所在的面积并且小于或等于非阵列区。10.根据权利要求1-9中的任何一项所述的3d存储器器件，其中，所述半导体层和所述非导电层具有在100nm到600nm的范围中的相同的厚度。11.根据权利要求1-10中的任何一项所述的3d存储器器件，其中，所述半导体层包括掺杂多晶硅。12.根据权利要求1-11中的任何一项所述的3d存储器器件，其中，所述半导体层的面积大于或等于形成所有所述nand存储器串所在的面积。13.根据权利要求13所述的3d存储器器件，其中：所述第一半导体结构进一步包括焊盘引出互连层；并且所述第二半导体结构进一步包括衬底。14.一种三维(3d)存储器器件，包括：具有核心区和非阵列区的第一半导体结构，所述第一半导体结构包括：所述核心区的子区域中的nand存储器串的阵列；
与所述nand存储器串的阵列的源极端接触的半导体层；所述非阵列区中的非导电层；以及在所述非导电层中和所述非阵列区的另一子区域中的多个接触结构，其中，所述非导电层使所述接触结构与所述半导体层电绝缘；以及与所述第一半导体结构键合的包括晶体管的第二半导体结构。15.根据权利要求14所述的3d存储器器件，其中，所述非导电层是单个层。16.根据权利要求14或15所述的3d存储器器件，其中：所述非导电层的面积等于或大于所述另一子区域的面积，并且小于或等于所述非阵列区的面积；并且所述非导电层使所述接触结构彼此绝缘。17.根据权利要求14-16中的任何一项所述的3d存储器器件，其中：所述半导体层的面积等于或大于所述子区域的面积。18.根据权利要求14-17中的任何一项所述的3d存储器器件，其中，所述非导电层包括非导电材料。19.根据权利要求14-18中的任何一项所述的3d存储器器件，其中，所述非导电层包括未掺杂非晶硅。20.根据权利要求14-19中的任何一项所述的3d存储器器件，其中，所述半导体层和所述非导电层具有在100nm到600nm的范围中的相同的厚度。21.根据权利要求14-20中的任何一项所述的3d存储器器件，其中，所述半导体层包括掺杂多晶硅。22.根据权利要求14-21中的任何一项所述的3d存储器器件，其中：所述第一半导体结构进一步包括焊盘引出互连层；并且所述第二半导体结构进一步包括衬底。23.一种用于形成三维(3d)存储器器件的方法，包括：将第一半导体结构和第二半导体结构键合到一起，所述第一半导体结构包括核心区和非阵列区；在所述第一半导体结构的所述核心区和所述非阵列区之上沉积未掺杂非晶硅层；将所述未掺杂非晶硅层的第一部分转化成掺杂多晶硅层；保留所述未掺杂非晶硅层的在所述非阵列区中的第二部分；以及在所述未掺杂非晶硅层的所述第二部分中形成第一接触部分，所述第一接触部分与所述第一半导体结构中的第二接触部分接触。24.根据权利要求23所述的方法，进一步包括：将所述未掺杂非晶硅层的所述第一部分转化成掺杂非晶硅层；以及将所述掺杂非晶硅层转化成所述掺杂多晶硅层。25.根据权利要求24所述的方法，其中，转化所述掺杂非晶硅层的所述第一部分包括对所述掺杂非晶硅层的所述第一部分执行局部热处理。26.根据权利要求25所述的方法，其中，所述局部热处理包括激光退火工艺。27.根据权利要求26所述的方法，其中，所述激光退火工艺具有在1300摄氏度到1700摄氏度的范围中的退火温度，并且包括多个激光脉冲，每一激光脉冲具有100ns到300ns的脉
冲时间。28.根据权利要求24-27中的任何一项所述的方法，其中：所述未掺杂非晶硅层是使用低温沉积工艺沉积的；并且将所述未掺杂非晶硅层转化成所述掺杂非晶硅层包括执行离子注入工艺。29.根据权利要求28所述的方法，其中，所述掺杂非晶硅层掺杂有n型掺杂剂，所述n型掺杂剂包括磷或砷中的至少一者。30.根据权利要求23-29中的任何一项所述的方法，其中，形成所述第一半导体结构包括：在衬底以上形成nand存储器串的阵列和所述第二接触部分；以及对所述衬底进行减薄，以露出所述nand存储器串的源极端。31.根据权利要求30所述的方法，其中，将所述未掺杂非晶硅层沉积为与所述nand存储器串的所述源极端接触。32.根据权利要求23-31中的任何一项所述的方法，进一步包括在所述未掺杂非晶硅层的所述第二部分和所述掺杂多晶硅层之上形成绝缘层。33.根据权利要求32所述的方法，进一步包括形成：所述非阵列区中的第一开口，所述第一开口穿过所述绝缘层和所述未掺杂非晶硅层的所述第二部分，并且露出所述第二接触部分；所述核心区中的第二开口，所述第二开口穿过所述绝缘层并且露出所述掺杂多晶硅层；以及所述第一开口中的所述第一接触部分和所述第二开口中的第三接触部分，所述第三接触部分与所述掺杂多晶硅层接触。34.根据权利要求33所述的方法，其中，所述第一开口和所述第二开口是在同一图案化工艺中形成的。35.根据权利要求34所述的方法，进一步包括，在所述非导电层之上，形成导电连接至所述第一接触部分的第一接触层以及导电连接至所述第三接触部分的第二接触层，所述第一接触层和所述第二接触层彼此绝缘；以及在所述第一接触层和所述第二接触层之上形成焊盘引出互连层，其中，所述焊盘引出互连层包括导电连接至所述第一接触层和所述第二接触层的相应的接触结构。36.根据权利要求23-35中的任何一项所述的方法，其中，形成所述第二半导体结构包括在相应衬底之上形成外围电路构，所述外围电路包括多个晶体管。37.一种系统，包括：被配置为存储数据的存储器器件，包括：第一半导体结构，包括：nand存储器串的阵列；与所述nand存储器串的阵列的源极端接触的半导体层；与所述半导体层接触的非导电层；所述非导电层中的接触结构，其中，所述非导电层使所述接触结构与所述半导体层电绝缘；以及与所述第一半导体结构键合的包括晶体管的第二半导体结构；以及
存储器控制器，耦合至所述存储器器件并且被配置为通过外围电路控制所述nand存储器串的阵列。

技术总结
在某些方面中，一种三维(3D)存储器器件包括第一半导体结构和与第一半导体结构键合的第二半导体结构。第一半导体结构包括NAND存储器串的阵列、与NAND存储器串的阵列的源极端接触的半导体层、与半导体层对准的非导电层、以及非导电层中的接触结构。非导电层使接触结构与半导体层电绝缘。第二半导体结构包括晶体管。管。管。


技术研发人员：张明康
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2021.08.31
技术公布日：2022/1/11