基底处理方法与流程

1.本发明涉及一种基底处理方法，尤其是涉及一种包括清理制成的基底处理方法。


背景技术：

2.在半导体相关制作工艺中，例如基于等离子体或/及基于真空的相关制作工艺中，一般可利用静电吸盘(electrostatic chuck，esc)或/及相似的装置在制作工艺期间达到承载晶片或/及固定晶片位置的效果。静电吸盘可利用在晶片与电极之间施加适当的电压，进而通过静电力而将晶片夹持在静电吸盘的表面上。在一般对静电吸盘清理步骤中，静电吸盘的表面会被暴露在清理环境中而易受到影响，故可能造成静电吸盘的夹持能力退化、使用寿命缩短甚至影响到晶片的制作工艺状况与制作工艺良率。


技术实现要素：

3.本发明提供了一种基底处理方法，利用基底在对静电吸盘结构进行清理时覆盖静电吸盘结构的上表面，避免静电吸盘结构的上表面暴露在清理制作工艺中而受到负面影响。
4.本发明的一实施例提供一种基底处理方法，包括下列步骤。提供一静电吸盘(electrostatic chuck，esc)结构。将一第一基底放置在静电吸盘结构上。对静电吸盘结构进行一清理制作工艺，用以移除静电吸盘结构上的堆积物。在清理制作工艺中，第一基底在一垂直方向上覆盖静电吸盘结构的上表面。
附图说明
5.图1至图3为本发明一实施例的基底处理方法的示意图，其中图2为图1之后的状况示意图，而图3为图2之后的状况示意图；
6.图4为本发明另一实施例的基底处理方法的清理制作工艺的示意图；
7.图5为本发明又一实施例的基底处理方法的清理制作工艺的示意图。
8.主要元件符号说明
9.10
ꢀꢀꢀ
静电吸盘结构
10.20
ꢀꢀꢀ
堆积物
11.30
ꢀꢀꢀ
电极
12.40
ꢀꢀꢀ
电极
13.91
ꢀꢀꢀ
主制作工艺
14.92
ꢀꢀꢀ
清理制作工艺
15.92p
ꢀꢀ
等离子体
16.cw
ꢀꢀꢀ
第一基底
17.p1
ꢀꢀꢀ
第一部分
18.p2
ꢀꢀꢀ
第二部分
19.pc
ꢀꢀꢀ
制作工艺腔室
20.sw
ꢀꢀꢀ
侧壁
21.ts1
ꢀꢀ
上表面
22.ts2
ꢀꢀ
上表面
23.w
ꢀꢀꢀꢀ
第二基底
24.z
ꢀꢀꢀꢀ
垂直方向
具体实施方式
25.以下本发明的详细描述已披露足够的细节以使本领域的技术人员能够实践本发明。以下阐述的实施例应被认为是说明性的而非限制性的。对于本领域的一般技术人员而言显而易见的是，在不脱离本发明的精神和范围的情况下，可以进行形式及细节上的各种改变与修改。
26.在进一步的描述各实施例之前，以下先针对全文中使用的特定用语进行说明。
27.用语“在
…
上”、“在
…
上方”和“在
…
之上”的含义应当以最宽方式被解读，以使得“在
…
上”不仅表示“直接在”某物上而且还包括在某物上且其间有其他居间特征或层的含义，并且“在
…
上方”或“在
…
之上”不仅表示在某物“上方”或“之上”的含义，而且还可以包括其在某物“上方”或“之上”且其间没有其他居间特征或层(即，直接在某物上)的含义。
28.说明书与权利要求中所使用的序数例如“第一”、“第二”等用词，是用以修饰权利要求的元件，除非特别说明，其本身并不意含及代表该请求元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。
29.请参阅图1至图3。图1至图3所绘示为本发明一实施例的基底处理方法的示意图，其中图2绘示了图1之后的状况示意图，而图3绘示了图2之后的状况示意图。如图2所示，本实施例的基底处理方法可包括下列步骤。首先，提供一静电吸盘(electrostatic chuck，esc)结构10。然后，将一第一基底cw放置在静电吸盘结构10上。在将第一基底cw放置在静电吸盘结构10上的状况下，对静电吸盘结构10进行一清理制作工艺92，用以移除静电吸盘结构10上的堆积物20。因此，在清理制作工艺92中，第一基底cw在一垂直方向z上覆盖静电吸盘结构10的上表面ts1，由此达到保护静电吸盘结构10的上表面ts1的效果。
30.在一些实施例中，垂直方向z可与静电吸盘结构10的上表面ts1大体上正交，但并不以此为限。此外，在一些实施例中，静电吸盘结构10可包括一第一部分p1以及一第二部分p2，第一部分p1可设置在第二部分p2上，且第一部分p1的宽度可小于第二部分p2的宽度，但并不以此为限。在一些实施例中，静电吸盘结构10的第二部分p2可为进行加热或/及冷却处理的部分，而一个或多个电极(未绘示)可设置在静电吸盘结构10的第一部分p1中而由此产生静电力来对放置在静电吸盘结构10的基底产生夹持效果，但并不以此为限。
31.在一些实施例中，堆积物20可由利用静电吸盘结构10对其他基底进行主要制作工艺(例如蚀刻制作工艺、膜沉积制作工艺、注入制作工艺、等离子体处理制作工艺等)中形成的副产物(byproduct)，而堆积物20可随着上述制作工艺的进行次数增加而逐渐累积形成在静电吸盘结构10上，例如形成在静电吸盘结构10的第一部分p1的侧壁sw上或/及静电吸盘结构10的第二部分p2的上表面ts2上。此外，由于静电吸盘结构10的上表面ts1在进行上
述主要制作工艺时会被放置在静电吸盘结构10上的基底覆盖，故一般来说堆积物20并不会形成在静电吸盘结构10的上表面ts1上。然而，过多的堆积物20会影响到上述主要制作工艺进行时的状况而必须进行清除，故可利用清理制作工艺92移除静电吸盘结构10上的堆积物20并在清理制作工艺92中利用第一基底cw覆盖静电吸盘结构10的上表面ts1来达到保护效果。
32.因此，在一些实施例中，静电吸盘结构10的上表面ts1在清理制作工艺92中可被第一基底cw完全覆盖，且在清理制作工艺92中，第一基底cw可直接接触静电吸盘结构10的上表面ts1。此外，在一些实施例中，第一基底cw在垂直方向z上的投影面积可与静电吸盘结构10的上表面ts1在垂直方向z上的投影面积大体上相同，由此避免过大的第一基底cw影响清理制作工艺92移除堆积物20的效果，但并不以此为限。在一些实施例中，第一基底cw在垂直方向z上的投影面积可大于或等于静电吸盘结构10的上表面ts1在垂直方向z上的投影面积且小于或等于静电吸盘结构10的上表面ts1在垂直方向z上的投影面积的1.05倍，由此确保静电吸盘结构10的上表面ts1可被第一基底cw完全覆盖且降低第一基底cw影响清理制作工艺92移除堆积物20的状况。
33.如图1与图2所示，在进行清理制作工艺92之前，基底处理方法可还包括将一第二基底w放置在静电吸盘结构10上，并对第二基底w进行一主制作工艺91。在一些实施例中，主制作工艺91可包括蚀刻制作工艺、膜沉积制作工艺、注入制作工艺或利用静电吸盘结构10夹持第二基底w以对第二基底w进行处理的其他制作工艺。此外，堆积物20可由主制作工艺91产生而形成在静电吸盘结构10的第一部分p1的侧壁sw上或/及静电吸盘结构10的第二部分p2的上表面ts2上。堆积物20的材料组成可因为主制作工艺91的种类或/及制作工艺条件而有所不同，例如当主制作工艺91为蚀刻制作工艺时，堆积物20可包括聚合物材料，但并不以此为限。此外，清理制作工艺92的制作工艺条件也可对应堆积物20的材料特性而有所不同。例如当堆积物20主要为聚合物材料时，清理制作工艺92可包括对静电吸盘结构10进行的一等离子体处理或其他适合的干式清理(dry clean)方法，用以将聚合物材料的堆积物20移除，但并不以此为限。
34.在一些实施例中，在主制作工艺91之后以及清理制作工艺92之前，可将第二基底w自静电吸盘结构10上移除，在清理制作工艺92之后，可将第一基底cw自静电吸盘结构10上移除，且主制作工艺91与清理制作工艺92可在同一个制作工艺腔室pc中进行。换句话说，主制作工艺91可在将第一基底cw放置在静电吸盘结构10上之前进行，且第二基底w可在将第一基底cw放置在静电吸盘结构10上之前自静电吸盘结构10上移除。此外，在一些实施例中，第一基底cw的材料组成可与第二基底w的材料组成大体上相同，由此避免因为不同材料的第一基底cw影响到制作工艺腔室pc内的环境状况，进而影响后续进行其他制作工艺的效果，特别是当上述的主制作工艺91、清理制作工艺92以及在清理制作工艺92之后进行的其他制作工艺均是在同一个制作工艺腔室pc中进行时。举例来说，第一基底cw与第二基底w可分别为硅晶片(silicon wafer)或由其他适合材料形成的基底。
35.在一些实施例中，第二基底w在垂直方向z上的投影面积可大于第一基底cw在垂直方向z上的投影面积。换句话说，用以在清理制作工艺92中覆盖静电吸盘结构10的上表面ts1的第一基底cw可为相对较小的晶片，而清理制作工艺92可被视为小晶片干式清理(small wafer dry clean，swdc)方法，但并不以此为限。
36.如图2至图3所示，在一些实施例中，在清理制作工艺92之后，可将第一基底cw自静电吸盘结构10上移除，并在移除第一基底cw之后，可将另一个第二基底w放置在静电吸盘结构10上并对第二基底w进行主制作工艺91。换句话说，主制作工艺91也可在清理制作工艺92之后进行，且第一基底cw可在清理制作工艺92之后以及将第二基底w放置在静电吸盘结构10上之前自静电吸盘结构10上移除。在一些实施例中，可利用静电吸盘结构10依序对多个第二基底w进行主制作工艺91，而清理制作工艺92可被穿插在多个主制作工艺91之中，用以对由主制作工艺91造成并累积在静电吸盘结构10上的堆积物20进行清除。
37.通过本实施例的基底处理方法，可利用第一基底cw在对静电吸盘结构10进行清理制作工艺92时覆盖静电吸盘结构10的上表面ts1，避免静电吸盘结构10的上表面ts1暴露在清理制作工艺92中而受到负面影响，故可改善静电吸盘结构10对于基底的夹持效果、提升静电吸盘结构10的使用寿命、改善相关主制作工艺的制作工艺状况或/及提升相关产品的制造良率。
38.下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。
39.请参阅图4。图4所绘示为本发明另一实施例的基底处理方法的清理制作工艺的示意图。如图4所示，在一些实施例中，清理制作工艺92可包括对静电吸盘结构10进行的一等离子体处理。举例来说，静电吸盘结构10中可设置一电极30，而静电吸盘结构10上可设置另一电极40，通过电极30与电极40之间形成的电场可使等离子体92p朝向静电吸盘结构10上的堆积物20移动，由此使等离子体92p与堆积物20产生物理性或/及化学性反应而达到移除堆积物20的效果。在一些实施例中，堆积物20可包括堆积物20可包括聚合物材料，而等离子体92p可包括含氧等离子体或其他适合类型的等离子体成分，由此达到移除堆积物20的效果。
40.请参阅图5。图5所绘示为本发明又一实施例的基底处理方法的清理制作工艺的示意图。如图5所示，在一些实施例中，第一基底cw在垂直方向z上的投影面积可略大于静电吸盘结构10的上表面ts1在垂直方向z上的投影面积，由此确保在清理制作工艺92中静电吸盘结构10的上表面ts1可被第一基底cw完全覆盖而达到保护效果。在一些实施例中，第一基底cw在垂直方向z上的投影面积可大于静电吸盘结构10的上表面ts1在垂直方向z上的投影面积且小于或等于静电吸盘结构10的上表面ts1在垂直方向z上的投影面积的1.05倍，由此避免过大的第一基底cw影响清理制作工艺92对于位于静电吸盘结构10的侧壁sw上的堆积物20的移除效果。换句话说，第一基底cw在垂直方向z上的投影面积可介于静电吸盘结构10的上表面ts1在垂直方向z上的投影面积至此投影面积的1.05倍之间，但并不以此为限。
41.综上所述，在本发明的基底处理方法中，可利用第一基底在对静电吸盘结构进行清理制作工艺时覆盖静电吸盘结构的上表面而达到保护效果，避免静电吸盘结构的上表面暴露在清理制作工艺中而受到负面影响，进而可改善静电吸盘结构对于基底的夹持效果、提升静电吸盘结构的使用寿命、改善相关主制作工艺的制作工艺状况或/及提升相关产品的制造良率。
42.以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。