一种可增强ESD抗干扰能力的单向ESD保护器及制作方法与流程

一种可增强esd抗干扰能力的单向esd保护器及制作方法
技术领域
1.本发明属于电子科学与技术领域，主要涉及到集成电路静电放电(esd
‑
electrostatic discharge)保护领域，具体是涉及到一种可增强esd抗干扰能力的单向esd保护器件及制作方法。


背景技术：

2.静电放电(esd)现象是引起集成电路产品损伤甚至失效的重要原因。集成电路产品在其生产、制造、装配以及工作过程中极易受到esd的影响，造成产品内部损伤、可靠性降低。因此，研究高性能、高可靠性的esd防护器件对提高集成电路的成品率和可靠性具有至关重要的作用。通常，esd保护器件的设计需要考虑以下四个方面的问题：一是esd保护器件要有足够的esd抗干扰能力；二是esd保护器件要能够泄放大电流；三是esd保护器件具有特定的触发电压及低保持电压；四是esd保护器件需要超低的寄生电容。
3.esd抗干扰能力是衡量esd保护器件的一个重要参数。根据国际电工委员会iec61000
‑4‑
2的标准，通过接触放电、空气放电的试验方法进行esd抗干扰能力的测试，接触放电是优先选择的试验方法，空气放电则是应用在不能使用接触放电的场合中。esd抗干扰能力共分为4个等级，level 1是接触放电过2kv，空气放电过2kv，level 2是接触放电过4kv，空气放电过4kv，level 3是接触放电过6kv，空气放电过8kv，level 4是接触放电过8kv，空气放电过15kv。目前将level 4作为衡量esd抗干扰能力的一般性要求。针对不同的应用场景，需要更高的esd抗干扰能力。
4.通常用作esd保护的器件有二极管、bjt(三极管)、scr(可控硅)等。bjt结构由于引入注入调制效应，获得浅回扫特性。scr结构通过pnpn的正反馈机制，实现了深回扫特性。因此，从残压参数上，scr结构最低，bjt结构次之，二极管结构最高。由于scr结构深回扫后的电压只有2v左右，明显低于3.3v、5v等常见电源电压，从而使得scr结构器件一直处于闩锁效应，无法在esd脉冲泄放后恢复到阻断状态，使得scr结构器件在应用时受到了一些限制。因此，综合考量来看，bjt结构是相对合理的选择，残压参数得到降低，同时应用场景限制相对较小。
5.对于bjt结构的单向esd保护器件而言，一般采用如图3的结构。在p型单晶材料101上形成第一n 扩散区1021、第二n 扩散区1022、p 扩散区103、p扩散区104。表面钝化层105起到介质隔离的作用。第二金属层107、第一金属层106分别表示单向esd保护器件的两个电极端口，即为阳极、阴极。
6.如图3所示的单向esd保护器件的伏安特性曲线图如图2所示，当第二金属层107接高电位，第一金属层106接低电位时，电流依次通过p 扩散区103、p型单晶材料101、第一n 扩散区1021，表现为二极管的正向导通特性，当第一金属层106接高电位，第二金属层107接低电位时，电流依次通过第一n 扩散区1021、p扩散区104、第二扩散区1022，表现为三极管的浅回扫击穿特性。如图3所示的单向esd保护器件的保护结构为bjt三极管，相比于二极管结构，三极管结构可以引入更强的电导调制效应，但是该结构的击穿电压主要由第一n 扩
散区102、p扩散区104决定，由于第一n 扩散区1021、p扩散区104的结深较浅，通常在0.5
‑
1.0um，当进行接触放电试验时，esd脉冲电流主要集中在浅结深的p扩散区104，容易造成尖端放电，使得局部过热，器件损坏。因此这种结构的esd保护器件的esd抗干扰能力相对较弱。比如：通流能力在3
‑
5a的条件下，esd抗干扰能力只能刚好通过8kv的接触放电测试，从而esd抗干扰能力成为制约该结构产品应用场景的一项参数。


技术实现要素：

7.针对现有技术的缺陷，本发明提供一种可增强esd抗干扰能力的单向esd保护器件及制作方法，可以在芯片面积不变、芯片加工工序不变的条件下，获得更高的esd抗干扰能力。
8.为了解决所述技术问题，本发明采用的技术方案是：一种可增强esd抗干扰能力的单向esd保护器，包括p型单晶材料、第一n 扩散区、第二n 扩散区、p 扩散区和p扩散区，第一n 扩散区、第二n 扩散区、p 扩散区均形成于p型单晶材料上，并且第一n 扩散区与第二n 扩散区间隔一段距离，第二n 扩散区与p 扩散区相邻，p扩散区位于第一n 扩散区的下方，并且p扩散区光刻窗口的宽度小于第一n 扩散区光刻窗口的宽度。
9.进一步的，先在p型单晶材料上形成p扩散区，然后在p扩散区上形成第一n 扩散区。
10.进一步的，在p型单晶材料上形成p扩散区的过程为：通过正面光刻形成p扩散区的图形，硼注入剂量为6e14
‑
1e15cm
‑
2，能量为150
‑
200kev，硼推进的温度条件为1100
‑
1150℃，时间为60
‑
120min，形成p型扩散区。
11.进一步的，在p扩散区上形成第一n 扩散区的过程为：正面光刻形成第一n 扩散区图形，第一n 扩散区的磷注入剂量为4e15
‑
6e15cm
‑
2，能量为60
‑
80kev。
12.本发明还公开了一种可增强esd抗干扰能力的单向esd保护器的制作方法，包括以下步骤：s01）、制备p型单晶材料；s02）、在p型单晶材料上方生长一层牺牲氧化层，然后在p型单晶材料正面光刻形成p扩散区图形，正面硼注入，硼推进；s03）、在p扩散区内正面光刻形成第一n 扩散区图形，正面磷注入；s04）、在p型单晶材料正面光刻形成第二n 扩散区图形、p 扩散区图形，正面硼注入，硼推进，形成第二n 扩散区、p 扩散区；s05）、p型单晶材料正面淀积隔离介质层，正面光刻形成接触孔区；s06）、在隔离介质层上方溅射或蒸发金属或合金，形成电极端口。
13.进一步的，步骤s01）中的p型单晶材料的晶向为<100>，电阻率为5
‑
50ω.cm。
14.进一步的，步骤s02）中，p扩散区的硼注入剂量为5e14
‑
1e15cm
‑
2，能量为120
‑
200kev，硼推进的温度条件为1100
‑
1200℃，时间为60
‑
180min，形成p扩散区。
15.进一步的，步骤s03中的磷注入剂量为3e15
‑
6e15cm
‑
2，能量为50
‑
100kev，步骤s04中的硼注入剂量为1e15
‑
4e15cm
‑
2，能量为30
‑
80kev，硼推进的温度条件为1000
‑
1100℃，时间为30
‑
90min，形成p 扩散区、第二n 扩散区。
16.进一步的，步骤s05）中的隔离介质层为四乙氧基硅烷teos，厚度为5000
‑
10000
å
，
光刻接触孔后，淀积一层ti/tin。
17.进一步的，步骤s06）中的正面溅射或蒸发的金属为铝或铝铜或铝硅铜，厚度为2
‑
4um，合金的溅射或蒸发温度为360
‑
430℃，时间为25
‑
45min。
18.本发明的有益效果：1、本发明可以在芯片面积不变、芯片加工工序不变的条件下，获得更高的esd抗干扰能力。
19.2、本发明在p扩散区的光刻工艺中，通过调整光刻窗口至n 扩散区区域内，同时引入高能量的硼注入、硼推结，使得p扩散区处于n 扩散区下方。p扩散区光刻窗口的尺寸略小于n 扩散区的窗口尺寸，由于该结构的击穿区域由常规结构的表面区域转移至体内区域，同时击穿的触发区域得到有效的增大。当进行esd接触放电试验时，esd脉冲依次经过第一n 扩散区、p扩散区104、p型单晶材料区、第二n 扩散区，从而可以获得更高的esd抗干扰能力。通过合理设计p型扩散区的光刻窗口尺寸以及有效深度，与常规结构相比，本发明的esd抗干扰能力可以比常规结构提高50
‑
100%。
附图说明
20.图1为本发明的一种可增强esd抗干扰能力的单向esd保护器件剖面结构示意图；图2为本发明的一种可增强esd抗干扰能力的单向esd保护器件iv特性示意图；图3为常规结构的单向esd保护器件剖面结构示意图；图4是本发明制备p型单晶材料，生长一层牺牲氧化层的示意图；图5是本发明正面光刻形成p扩散区图形，正面硼注入，形成p扩散区的示意图；图6是本发明正面光刻形成n 扩散区图形，正面磷注入，正面光刻形成p 扩散区图形，正面硼注入，硼推进，形成n 扩散区、p 扩散区的示意图；图7是本发明正面淀积隔离介质层。正面光刻形成接触孔区的示意图图8是本发明正面溅射或蒸发金属。正面金属光刻，形成金属区的示意图；图中：101、p型单晶材料，102、n 扩散区，1021、第一n 扩散区，1022、第二n 扩散区，103、p 扩散区，104、p扩散区，105、表面钝化层，106、第一金属层，107、第二金属层，108、牺牲氧化层。
具体实施方式
21.以下结合附图和实施方式对本发明作进一步的详细描述，以5.0v电压等级为例做详细说明。
22.实施例1本实施例公开一种可增强esd抗干扰能力的单向esd保护器件，与常规的单向esd保护器件不同，本发明在p扩散区104的光刻工艺中，通过调整光刻窗口至n 扩散区102区域内，同时引入高能量的硼注入、硼推结，使得p扩散区处于n 扩散区下方。具体如图1所示，包括p型单晶材料101、第一n 扩散区1021、第二n 扩散区1022、p 扩散区103和p扩散区104，第一n 扩散区1021、第二n 扩散区1022、p 扩散区103均形成于p型单晶材料101上，并且第一n 扩散区1021与第二n 扩散区1022间隔一段距离，第二n 扩散区1022与p 扩散区103相邻，p扩散区104位于第一n 扩散区1021的下方，并且p扩散区104光刻窗口的宽度小于第一n 扩
散区光刻窗口的宽度。
23.本实施例中，先在p型单晶材料101上形成p扩散区104，然后在p扩散区104上形成第一n 扩散区1021。
24.具体的，在p型单晶材料101上形成p扩散区104的过程为：通过正面光刻形成p扩散区104的图形，硼注入剂量为6e14
‑
1e15cm
‑
2，能量为150
‑
200kev，硼推进的温度条件为1100
‑
1150℃，时间为60
‑
120min，形成p型扩散区。
25.在p扩散区104上形成第一n 扩散区1021的过程为：正面光刻形成第一n 扩散区1021图形，第一n 扩散区1021的磷注入剂量为4e15
‑
6e15cm
‑
2，能量为60
‑
80kev。
26.本实施例所述esd保护器件的iv特性如图2所示，当第二金属层107接高电位，第一金属层106接低电位时，电流依次通过p 扩散区103、p型单晶材料101、第一n 扩散区1021，表现为二极管的正向导通特性，当第一金属层106接高电位，第二金属层107接低电位时，电流依次通过第一n 扩散区1021、p扩散区104、第二n 扩散区102，表现为三极管的浅回扫击穿特性。
27.本实施例将击穿区域由常规结构的表面区域转移至体内区域，同时击穿的触发区域得到有效的增大。当进行esd接触放电试验时，esd脉冲依次经过第一n 扩散区1021、p扩散区104、p型单晶材料区101、第二n 扩散区1022，从而可以获得更高的esd抗干扰能力。通过合理设计p型扩散区的光刻窗口尺寸以及有效深度，与常规结构相比，本发明的esd抗干扰能力可以比常规结构提高50
‑
100%。
28.实施例2本实施例公开一种可增强esd抗干扰能力的单向esd保护器件的制作方法，包括以下步骤：s01）、制备p型单晶材料101，如图4所示，p型单晶材料101的晶向为<100>，电阻率为5
‑
50ω.cm；s02）、在p型单晶材料101上方生长一层牺牲氧化层108，优选的厚度为680
‑
1000
ꢀå
，如图5所示，然后在p型单晶材料101正面光刻形成p扩散区图形104，正面硼注入，硼推进；s03）、在p扩散区104内正面光刻形成第一n 扩散区图形1021，正面磷注入；s04）、如图6所示，在p型单晶材料101正面光刻形成第二n 扩散区图形1022、p 扩散区图形103，正面硼注入，硼推进，形成第二n 扩散区1022、p 扩散区103；s05）、p型单晶材料101正面淀积隔离介质层，正面光刻形成接触孔区；s06）、在隔离介质层上方溅射或蒸发金属或合金，形成电极端口，即第一金属层106和第二金属层107。
29.本实施例中，步骤s02）中的p扩散区104的硼注入剂量为5e14
‑
1e15cm
‑
2，能量为120
‑
200kev，硼推进的温度条件为1100
‑
1200℃，时间为60
‑
180min，形成p扩散区104。
30.步骤s03中的磷注入剂量为3e15
‑
6e15cm
‑
2，能量为50
‑
100kev，步骤s04中的硼注入剂量为1e15
‑
4e15cm
‑
2，能量为30
‑
80kev，硼推进的温度条件为1000
‑
1100℃，时间为30
‑
90min，形成p 扩散区、第二n 扩散区。
31.步骤s05）中的隔离介质层为四乙氧基硅烷teos，厚度为5000
‑
10000
å
，光刻接触孔后，淀积一层ti/tin。在减小接触电阻的同时可以有效降低金属过热的失效比例。
32.步骤s06）中的正面溅射或蒸发的金属为铝或铝铜或铝硅铜，厚度为2
‑
4um，合金的
溅射或蒸发温度为360
‑
430℃，时间为25
‑
45min。
33.以上描述的仅是本发明的基本原理和优选实施例，本领域技术人员根据本发明做出的改进和替换，属于本发明的保护范围。