机载数据综合采集记录系统及方法与流程

1.本发明涉及机载数据综合采集记录系统及方法。


背景技术：

2.传统飞机多以机械式飞机操纵及模拟操作系统为主，随着技术的飞速发展正逐步被全电子化传控设备所取代，以往飞行员尤其是试飞员在操作飞机时，面对大量的机械仪表，面对各种复杂的数据往往需要飞行员具备丰富的个人经验来采集和记录，工作量大也不利于数据的准确采集和分析。
3.综合数据采集记录系统主要采集机上开关信号、频率信号、电压信号、振动信号、arinc429总线、rs422总线、mil
‑
std
‑
155b总线、afdx总线、音频信号、视频信号等信号，按照irig
‑
106的标准进行数据记录。
4.cn201120265010.x一种机载计算机数据采集记录系统虽然提供了一套系统，其包括连接在总线上的计算机采集记录器、航迹引导显示器和机载电源模块；所述计算机采集记录器包括分别与总线连接的第一嵌入式处理器模块、模拟量参数采集模块和串行数据采集模块，所述第一嵌入式处理器模块还连接有可拆卸加固电子盘；所述航迹引导显示器分别包括与总线连接的数字i/o参数采集模块和第二嵌入式处理器模块，所述数字i/o参数采集模块连接有键盘控制接口，所述第二嵌入式处理器模块连接有el显示屏。但是，其结构复杂，测试精度低，无法实现有效记录。


技术实现要素：

5.本发明所要解决的技术问题总的来说是提供一种机载数据综合采集记录系统及方法。
6.为解决上述问题，本发明所采取的技术方案是：
7.一种机载数据综合采集记录系统，包括位于机载部分上的综合数据采集器、快取记录卡及防护记录器；综合数据采集器通过以太网与防护记录器电连接；
8.综合数据采集器，其电连接机上电源；其输入端用于采集机载部分上的机上信号，机上信号包括开关信号、频率信号、电压信号、振动信号、arinc429总线、rs422总线、mil
‑
std
‑
155b总线、afdx总线、音频信号及视频信号；并将采集的机上信号的数据按照irig
‑
106标准进行打包，然后发送给快取记录卡和防护记录器进行记录；
9.快取记录卡，采用sata总线与综合数据采集器交联，完成所有采集数据的记录；
10.防护记录器，采用千兆以太网总线与综合数据采集器交联，完成重要数据的记录；重要数据包括用于事故分析的数据；
11.在地面上，设置有卸载校验器及飞参数据地面综合分析处理系统；
12.卸载校验器分别与防护记录器及综合数据采集器通过以太网交联；卸载校验器输出端与飞参数据地面综合分析处理系统输入端电连接，以导入数据。
13.作为上述技术方案的进一步改进：
14.综合数据采集器的机箱结构形式采用无背板形式，模块之间通信和供电通过板间连接器互连；
15.综合数据采集器，包括电源模块、采用可集成快取记录卡的主控模块、电压信号采集模块i、电压信号采集模块ii、开关信号采集模块、振动信号采集模块、总线采集模块、音视频采集模块；
16.主控模块、电压信号采集模块i、电压信号采集模块ii、开关信号采集模块、振动信号采集模块、总线采集模块、音视频采集模块分别具有
17.bit测试能力模块；bit测试能力模块具有三种自检模式，其包括pbit上电自检、cbit周期自检及ibit维护自检；
18.故障登陆模块，每个模块通过lan总线提供故障登陆手段，故障信息存储在非易失性存储器中，每一条故障记录信息必须包含时间戳信息；
19.时间同步模块，每个模块使用irig
‑
b码实现时间同步，使用硬件打时标，时间同步精度100ns。
20.在综合数据采集器中，电源模块，包括pcu电源转换单元，将正常电源及应急电源合并输入，将直流28v输入电压转换成直流24vd底板电压；
21.正常电源的电压范围为22v～30v；应急电源的电压范围为18v～30v；
22.psa电源，具有与niu模块交联的输出电压监视和开关控制模块；在niu模块控制下工作，输出电压监视和开关控制模块负责接通、断开和监测到机架中其它模块的不同电源输出；
23.niu模块，通过内部mii信号交联的cpu模块与phy模块，用于管理机架内的电源、检测电源配送故障；cpu模块根据从系统所收到的信息控制psa，以给所期望的模块提供电源；phy模块通过lan通道与系统通信。
24.pcu电源转换单元包括储能电容、保持模块、滤波模块、dc
‑
dc模块i；滤波模块其输入端接外接电源，保持模块输入端分别接储能电容及滤波模块的输出端；保持模块的输出端接dc
‑
dc模块i的输入端；dc
‑
dc模块i输出 24v电压；
25.输入32路电压信号的电压信号采集模块i、输入32路电压信号的电压信号采集模块ii、输入开关信号与频率信号的开关信号采集模块、输入振动信号的振动信号采集模块、输入arinc429、rs422、mil
‑
std
‑
1553b和/或afdx信号的总线采集模块及输入音频信号与视频信号的音视频采集模块通过pcie总线与主控模块完成采集数据的交换且通过lan总线与主控模块完成维护信息的交换，维护信息包括自检信息、软件升级、日志信息及参数监视；
26.主控模块内部集成fpga集成电路、lan交换机芯片、pcie交换机芯片、cpu、同步信号模块、rtc芯片；其中，pcie交换机芯片通过pcie总线及同步信号模块的输入端通过irig
‑
b通道分别与电压信号采集模块i、电压信号采集模块ii、开关信号采集模块、振动信号采集模块、总线采集模块、音视频采集模块交换；
27.lan交换机芯片将维护信息通过lan与卸载校验器交联；维护日志信息存放在主控模块上集成的sata硬盘；lan交换机芯片与cpu通过lan交联；
28.pcie交换机芯片与cpu通过pcie总线交换；cpu通过sata通道与快取记录卡电连接；
29.同步信号模块接收rtc芯片的rtc授时信号；
30.在pcie总线的物理链路中，pcie链路使用端到端的数据传送方式，发送端和接收端中都含有tx发送逻辑和rx接收逻辑；pcie链路包括多个数据通路lane；在数据通路lane中，包括发送端的发送链路与接收端的发送链路；
31.接收端的发送链路，即接收端的接收链路，发送端的tx部件与接收端的rx部件使用一组差分信号连接；
32.发送端的rx部件与接收端的tx部件使用另一组差分信号连接，该链路也被称为发送端的接收链路，即接收端的发送链路；
33.pcie链路通过差分信号进行数据传送，差分信号包括d 和d
‑
，信号接收端通过比较d 和d
‑
信号的差值，判断发送端发送的是逻辑1还是逻辑0；
34.电压信号采集模块具有电压信号调理模块、ad采样模块、自检电路、fpga集成电路i、cpu1、端口phyi；
35.电压信号调理模块，其输入端输入32路电压信号；ad采样模块，其输入端与电压信号调理模块输出端电连接，ad采样模块输出电连接fpga集成电路i的输入端，fpga集成电路i与cpu1电连接；自检电路分别电连接电压信号调理模块、ad采样模块、fpga集成电路i及cpu1；
36.fpga集成电路i，接收irig
‑
b同步信号并交联pcie总线；
37.cpu1通过端口phyi交联lan信号；
38.开关信号采集模块，包括开关信号调理模块、频率信号调理模块、开关信号自检电路、开关信号cpu、开关信号cpu、开关信号端口及开关信号集成电路；
39.开关信号调理模块，其输入端接收96路开关信号输入，其输出端电连接开关信号集成电路；
40.频率信号调理模块，其接收6路频率信号输入，并与开关信号调理模块交联，其输出端电连接开关信号集成电路。
41.开关信号集成电路，接收irig
‑
b同步信号，交联pcle总线；
42.开关信号cpu，与开关信号集成电路交联，通过开关信号端口接lan端口；
43.开关信号自检电路，自检开关信号调理模块、频率信号调理模块及开关信号cpu；
44.振动数据采集模块，接收振动信号的振动信号调理模块、接收方位角信号的方位角信号调理模块、振动数据ad采样模块、振动数据自检电路、振动电路fpga模块、振荡数据cpu及振动数据phy端口；
45.振动信号调理模块通过振动数据ad采样模块接振动电路fpga模块输入端，方位角信号调理模块输出端接振动电路fpga模块输入端；
46.振荡数据cpu与振动电路fpga模块交联，并通过振动数据phy端口接lan通道；振动电路fpga模块接收，接收irig
‑
b同步信号，交联pcle总线；振动数据自检电路自检振动信号调理模块、方位角信号调理模块、振动数据ad采样模块及振荡数据cpu。
47.总线采集模块，包括rs422接口调理模块、arinc429接口调理模块、mil
‑
std
‑
1553b接口调理模块、afdx总线接口调理模块、总线fpga模块、总线自检电路、总线cpu、总线phy；
48.rs422接口调理模块输入端接rs422总线，arinc429接口调理模块接arinc429总线，mil
‑
std
‑
1553b接口调理模块接mil
‑
std
‑
1553b总线，afdx总线接口调理模块接afdx总线；
49.rs422接口调理模块、arinc429接口调理模块、mil
‑
std
‑
1553b接口调理模块、afdx总线接口调理模块输出端接总线fpga模块输入端；
50.总线fpga模块接irig
‑
b同步信号、pcie总线及总线cpu；总线cpu通过总线phy接lan通道；
51.总线自检电路自检rs422接口调理模块、arinc429接口调理模块、mil
‑
std
‑
1553b接口调理模块、afdx总线接口调理模块及总线cpu；
52.音视频数据采集模块包括接收视频信号的视频信号调理模块、接收音频信号的音频信号调理模块、视频采集模块、音视频ad采样模块、音视频自检电路、音视频fpga模块、音视频自检电路、音视频cpu及音视频phy；
53.音视频fpga模块，通过视频采集模块接收视频信号调理模块的输出信号；通过音视频ad采样模块接收音频信号调理模块；音视频fpga模块接irig
‑
b同步信号、pcie总线及总线cpu；音视频cpu通过音视频phy接lan通道；
54.音视频自检电路自检视频信号调理模块、音频信号调理模块及音视频cpu。
55.快取记录卡，集成在主控模块上，采用sata总线与主控模块之间通信；快取记录卡使用加固型flash硬盘，快取记录卡通过带有dmu连接器的转接板与外界连接；
56.防护记录器，采用固定存储器，记录方式采用循环记录，带有千兆以太网接口；
57.快取记录卡，集成在主控模块上，采用sata总线与主控模块之间通信；快取记录卡使用加固型flash硬盘，快取记录卡通过带有dmu连接器的转接板与外界连接；
58.防护记录器，采用固定存储器，记录方式采用循环记录，带有千兆以太网接口。
59.采集器包括若干盒体；在盒体上的穿孔，盒体分开可拆卸连接；其包括以下方案之一；
60.方案一，在穿孔中贯穿有连杆，连杆上套有垫圈，垫圈在盒体之间；在连杆端部设置有螺母及垫圈；
61.方案二，在盒体两侧外侧壁上下部分别横向设置有横向卡槽，在相邻盒体侧壁之间设置有横向连接块，横向连接块两侧分别穿插在对应的横向卡槽中，在横向卡槽上设置有卡槽孔，以螺纹连接定位螺栓；定位螺栓下端连接在横向连接块上；
62.方案三，在穿孔中贯穿有连杆，连杆上套有垫圈，垫圈在盒体之间；在连杆端部设置有螺母及垫圈；在盒体两侧外侧壁上下部分别横向设置有横向卡槽，在相邻盒体侧壁之间设置有横向连接块，横向连接块两侧分别穿插在对应的横向卡槽中，在横向卡槽上设置有卡槽孔，以螺纹连接定位螺栓；定位螺栓下端连接在横向连接块上；
63.方案四，在盒体两侧外侧壁上下部分别横向设置有横向卡槽，在相邻盒体侧壁之间设置有横向连接块，横向连接块两侧分别穿插在对应的横向卡槽中，在横向卡槽上设置有卡槽孔，以螺纹连接定位螺栓；定位螺栓下端连接在横向连接块上，还备用有若干替代双面横向卡槽，其与盒体等宽，当某个采集器被取下后，通过双面横向卡槽安装到该位置，从而保证整体模块的位置不变。
64.一种机载数据综合采集记录方法，借助于机载数据综合采集记录系统，
65.首先，机上信号发送给综合数据采集器；然后，采集器将信号存于快取记录卡并与卸载校验器交联；再次，卸载校验器将数据导入飞参数据地面综合分析处理系统。
66.作为上述技术方案的进一步改进：
67.在综合数据采集器工作中，主控模块执行pcie交换机功能进行数据交换，进行lan交换机功能，进行维护功能，实现时间同步功能模块，通过rtc或gps授时，产生irig
‑
b码输出，通过fpga实现硬件打时标功能，通过pcie总线与主控模块数据交换，通过lan实现模块自检、软件升级；
68.电压信号采集模块执行采集电压信号，电压信号输入量程通过软件设置，通过fpga实现硬件打时标功能，通过pcie总线实现与主控模块数据交换，通过lan实现模块自检、软件升级；
69.开关信号采集模块执行如下步骤；采集开关信号，采集频率信号，通过fpga进行硬件打时标功能，通过pcie总线实现与主控模块数据交换，通过lan实现模块自检、软件升级；
70.振动数据采集模块执行如下步骤；采集方位角信号，采集振动信号，通过fpga实现硬件打时标功能，通过pcie总线实现与主控模块数据交换，通过lan实现模块自检、软件在线升级；
71.总线采集模块执行如下步骤，采集rs422总线，采集8路arinc429总线，采集双余度mil
‑
std
‑
1553b总线，采集双余度afdx总线，通过fpga实现硬件打时标功能，通过pcie总线实现与主控模块数据交换，通过lan实现模块自检、软件在线升级；
72.音视频数据采集模块执行如下步骤，采集视频信号，采集4路音频信号，通过fpga实现硬件打时标功能，通过pcie总线实现与主控模块数据交换，通过lan实现模块自检、软件在线升级。
73.本发明设计合理、成本低廉、结实耐用、安全可靠、操作简单、省时省力、节约资金、结构紧凑且使用方便。
附图说明
74.图1是本发明的系统组成框图。
75.图2是本发明的采集器内部模块交联框图。
76.图3是本发明的pcie总线的物理链路图。
77.图4是本发明的pcie总线规范与总线频率和编码的关系图。
78.图5是本发明的pcie总线的峰值带宽图。
79.图6是本发明的irig b码图。
80.图7是本发明的采集器内部维护总线交联图。
81.图8是本发明的电压信号采集模块原理框图。
82.图9是本发明的电源转换模块原理框图。
83.图10是本发明的主控模块原理框图。
84.图11是本发明的开关信号采集模块示意图。
85.图12是本发明的振动数据采集模块原理框图。
86.图13是本发明的总线采集模块原理框图。
87.图14是本发明的音视频数据采集模块原理框图。
88.图15是本发明的快取记录卡原理框图。
89.图16是本发明的飞行参数记录系统表图。
90.图17是本发明的在研综合数据采集系统以及振动监测系统表图。
91.图18是本发明的采集器结构示意图。
92.图19是本发明的采集器连接结构示意图。
93.其中：1、盒体；2、穿孔；3、连杆；4、横向卡槽；5、横向连接块；6、定位螺栓；7、卡槽孔。
具体实施方式
94.如图1
‑
19，本实施例的综合数据采集记录系统包括位于机载部分上的综合数据采集器、快取记录卡及防护记录器；综合数据采集器通过以太网与防护记录器电连接；
95.综合数据采集器，其电连接机上电源；其输入端用于采集机载部分上的机上信号，机上信号包括开关信号、频率信号、电压信号、振动信号、arinc429总线、rs422总线、mil
‑
std
‑
155b总线、afdx总线、音频信号及视频信号；并将采集的机上信号的数据按照irig
‑
106标准进行打包，然后发送给快取记录卡和防护记录器进行记录；
96.快取记录卡，采用sata总线与综合数据采集器交联，完成所有采集数据的记录；
97.防护记录器，采用千兆以太网总线与综合数据采集器交联，完成重要数据的记录；重要数据包括用于事故分析的数据；
98.在地面上，设置有卸载校验器及飞参数据地面综合分析处理系统；
99.卸载校验器分别与防护记录器及综合数据采集器通过以太网交联；卸载校验器输出端与飞参数据地面综合分析处理系统输入端电连接，以导入数据；
100.综合数据采集器的机箱结构形式采用无背板形式，模块之间通信和供电通过板间连接器互连。这种方式对于高速总线带来挑战，高速总线从主控板到最远端的采集板卡需要通过多个连接器，信号完整性存在一定的难度。
101.本发明一个实施例采用长螺钉进行相互固定，这种模式维修性比较好。每个模块都采用结构密封设计，emc性能相对较好。
102.综合数据采集器基于模块化的机箱，包括电源模块、采用可集成快取记录卡的主控模块、电压信号采集模块i、电压信号采集模块ii、开关信号采集模块、振动信号采集模块、总线采集模块、音视频采集模块；
103.主控模块、电压信号采集模块i、电压信号采集模块ii、开关信号采集模块、振动信号采集模块、总线采集模块、音视频采集模块分别具有
104.bit测试能力模块；bit测试能力模块具有三种自检模式，其包括pbit上电自检、cbit周期自检及ibit维护自检；
105.故障登陆模块，每个模块通过lan总线提供故障登陆手段，故障信息存储在非易失性存储器中，每一条故障记录信息必须包含时间戳信息；
106.时间同步模块，每个模块使用irig
‑
b码实现时间同步，使用硬件打时标，时间同步精度100ns；
107.电源模块，包括pcu电源转换单元，将正常电源及应急电源合并输入，将直流28v输入电压转换成直流24vd底板电压；
108.正常电源的电压范围为22v～30v；应急电源的电压范围为18v～30v；
109.psa电源，具有与niu模块交联的输出电压监视和开关控制模块；在niu模块控制下工作，输出电压监视和开关控制模块负责接通、断开和监测到机架中其它模块的不同电源
输出；
110.niu模块，通过内部mii信号交联的cpu模块与phy模块，用于管理机架内的电源、检测电源配送故障；cpu模块根据从系统所收到的信息控制psa，以给所期望的模块提供电源；phy模块通过lan通道与系统通信；
111.pcu电源转换单元包括储能电容、保持模块、滤波模块、dc
‑
dc模块i；滤波模块其输入端接外接电源，保持模块输入端分别接储能电容及滤波模块的输出端；保持模块的输出端接dc
‑
dc模块i的输入端；dc
‑
dc模块i输出 24v电压；
112.输入32路电压信号的电压信号采集模块i、输入32路电压信号的电压信号采集模块ii、输入开关信号与频率信号的开关信号采集模块、输入振动信号的振动信号采集模块、输入arinc429、rs422、mil
‑
std
‑
1553b和/或afdx信号的总线采集模块及输入音频信号与视频信号的音视频采集模块通过pcie总线与主控模块完成采集数据的交换且通过lan总线与主控模块完成维护信息的交换，维护信息包括自检信息、软件升级、日志信息及参数监视；
113.主控模块内部集成fpga集成电路、lan交换机芯片、pcie交换机芯片、cpu、同步信号模块、rtc芯片；其中，pcie交换机芯片通过pcie总线及同步信号模块的输入端通过irig
‑
b通道分别与电压信号采集模块i、电压信号采集模块ii、开关信号采集模块、振动信号采集模块、总线采集模块、音视频采集模块交换；
114.lan交换机芯片将维护信息通过lan与卸载校验器交联；维护日志信息存放在主控模块上集成的sata硬盘；lan交换机芯片与cpu通过lan交联；
115.pcie交换机芯片与cpu通过pcie总线交换；cpu通过sata通道与快取记录卡电连接；
116.同步信号模块接收rtc芯片的rtc授时信号；
117.在pcie总线的物理链路中，pcie链路使用端到端的数据传送方式，发送端和接收端中都含有tx发送逻辑和rx接收逻辑；pcie链路包括多个数据通路lane；在数据通路lane中，包括发送端的发送链路与接收端的发送链路；
118.接收端的发送链路，即接收端的接收链路，发送端的tx部件与接收端的rx部件使用一组差分信号连接；
119.发送端的rx部件与接收端的tx部件使用另一组差分信号连接，该链路也被称为发送端的接收链路，即接收端的发送链路；
120.pcie链路通过差分信号进行数据传送，差分信号包括d 和d
‑
，信号接收端通过比较d 和d
‑
信号的差值，判断发送端发送的是逻辑“1”还是逻辑“0”。
121.主控模块实现pcie交换机功能：用于与其它功能模块进行数据交换，端口不少于7个；实现lan交换机功能：用于实现维护功能，端口不少于8个；3)cpu采用powerpc系列处理器，操作系统采用风河的vxworks；实现一路千兆以太网，用于与防护记录器接口；实现两路sata：一路用于与快取记录卡接口，另一路用于板载sata硬盘，用于存放日志信息等；实现时间同步功能模块：通过rtc或gps授时，产生8路irig
‑
b码送给其它功能模块；通过fpga实现硬件打时标功能，时间同步精度可达100ns；通过pcie总线实现与主控模块数据交换；通过lan实现模块自检、软件升级等功能。
122.高速差分信号电气规范要求其发送端串接一个电容，以进行ac耦合。该电容也被称为ac耦合电容。与单端信号相比，差分信号抗干扰的能力更强，因为差分信号在布线时要
求“等长”、“等宽”、“贴近”，而且在同层。因此外部干扰噪声将被“同值”而且“同时”加载到d 和d
‑
两根信号上，其差值在理想情况下为0，对信号的逻辑值产生的影响较小。因此差分信号可以使用更高的总线频率。
123.此外使用差分信号能有效抑制电磁干扰emi(electro magnetic interference)。由于差分信号d 与d
‑
距离很近而且信号幅值相等、极性相反。这两根线与地线间耦合电磁场的幅值相等，将相互抵消，因此差分信号对外界的电磁干扰较小。当然差分信号的缺点也是显而易见的，一是差分信号使用两根信号传送一位数据；二是差分信号的布线相对严格一些。
124.不同的pcie总线规范使用的总线频率并不相同，其使用的数据编码方式也不相同。pcie总线v1.x和v2.0规范在物理层中使用8/10b编码，即在pcie链路上的10bit中含有8bit的有效数据；而v3.0规范使用128/130b编码方式，即在pcie链路上的130bit中含有128bit的有效数据。由图表所示，v3.0规范使用的总线频率虽然只有4ghz，但是其有效带宽是v2.x的两倍。以v2.x规范为例，说明不同宽度pcie链路所能提供的峰值带宽。
125.pcie总线提供的有效带宽还是远高于pci总线。pcie总线也有其弱点，其中最突出的问题是传送延时。pcie链路使用串行方式进行数据传送，然而在芯片内部，数据总线仍然是并行的，因此pcie链路接口需要进行串并转换，这种串并转换将产生较大的延时。除此之外pcie总线的数据报文需要经过事务层、数据链路层和物理层，这些数据报文在穿越这些层次时，也将带来延时。
126.pcie总线物理链路间的数据传送使用基于时钟的同步传送机制，但是在物理链路上并没有时钟线，pcie总线的接收端含有时钟恢复模块cdr(clock data recovery)，cdr将从接收报文中提取接收时钟，从而进行同步数据传递。
127.由主控模块接收gps信号或采用内置rtc时钟，形成统一的同步信号，发送给其它模块使用，同步信号采用irig
‑
b码。
128.由于全球定位系统(gps)已经成为全球共享并具有极高精度的时间发布系统，基于gps的对时信号在诸多领域中得到了广泛的应用。当前，很多厂商都推出了基于gps的同步对时装置。这些装置采用了多种方式提供精确的时间信号，如脉冲同步方式、串口信息同步方式、irig
‑
b码信息同步方式等，这些方式各有优缺点。而irig
‑
b码作为一种国际通用的时间编码，对时精确，简化了对时回路，并包含完整的绝对时标信息，因此得到了广泛的应用。该码已广泛应用于导弹、航天、遥测等时统设备中，实施精度高，稳定性强。
129.irig码共有4种并行二进制时间码格式和6种串行二进制时间码格式，其中最常用的是irig
‑
b时间码格式，其以每秒一次的频率发送时间信息，不仅包含秒脉冲信息，而且还有包括年、天、时、分、秒、二进制秒计日等在内的绝对时间信息。
130.如图，其是每秒一帧的串行时间码，每个码元总宽度为10ms，一个时帧周期包括100个码元，为脉宽编码。每个码元又有3种码型：二进制0、1和位置标识符。分成3字段编码：第1字段为年时间(年、天、时、分、秒)，第2字段为控制功能函数字段，第3字段为直接用二进制秒符号表示的一天中的时间信息，每24小时循环1次。码元的"准时"参考点是其脉冲前沿，时帧的参考标志由一个位置识别标志和相邻的参考码元组成，其脉宽均为8ms；每10个码元有一个位置识别标志，因此1秒内共10个位置识别标志，即：p1，p2，p3，
…
，p9，p0，它们均为8ms脉宽；pr为帧参考点；二进制"1"和"0"的脉宽分别为5ms和2ms。
131.电压信号采集模块具有电压信号调理模块、ad采样模块、自检电路、fpga集成电路i、cpu1、端口phyi；
132.电压信号调理模块，其输入端输入32路电压信号；ad采样模块，其输入端与电压信号调理模块输出端电连接，ad采样模块输出电连接fpga集成电路i的输入端，fpga集成电路i与cpu1电连接；自检电路分别电连接电压信号调理模块、ad采样模块、fpga集成电路i及cpu1；
133.fpga集成电路i，接收irig
‑
b同步信号并交联pcie总线；
134.cpu1通过端口phyi交联lan信号；
135.电压信号采集模块实现功能如下：1)采集32路电压信号；2)电压信号输入量程可软件设置；3)通过fpga实现硬件打时标功能，时间同步精度可达100ns；4)通过pcie总线实现与主控模块数据交换；5)通过lan实现模块自检、软件升级等功能。
136.开关信号采集模块，包括开关信号调理模块、频率信号调理模块、开关信号自检电路、开关信号cpu、开关信号cpu、开关信号端口及开关信号集成电路；
137.开关信号调理模块，其输入端接收96路开关信号输入，其输出端电连接开关信号集成电路；
138.频率信号调理模块，其接收6路频率信号输入，并与开关信号调理模块交联，其输出端电连接开关信号集成电路；
139.开关信号集成电路，接收irig
‑
b同步信号，交联pcle总线；
140.开关信号cpu，与开关信号集成电路交联，通过开关信号端口接lan端口；
141.开关信号自检电路，自检开关信号调理模块、频率信号调理模块及开关信号cpu；
142.开关信号采集模块实现功能如下：1)采集96路开关信号；2)采集6路频率信号；3)通过fpga实现硬件打时标功能，时间同步精度可达100ns；4)通过pcie总线实现与主控模块数据交换；5)通过lan实现模块自检、软件升级等功能。
143.振动数据采集模块，接收振动信号的振动信号调理模块、接收方位角信号的方位角信号调理模块、振动数据ad采样模块、振动数据自检电路、振动电路fpga模块、振荡数据cpu及振动数据phy端口；
144.振动信号调理模块通过振动数据ad采样模块接振动电路fpga模块输入端，方位角信号调理模块输出端接振动电路fpga模块输入端；
145.振荡数据cpu与振动电路fpga模块交联，并通过振动数据phy端口接lan通道；振动电路fpga模块接收，接收irig
‑
b同步信号，交联pcle总线；振动数据自检电路自检振动信号调理模块、方位角信号调理模块、振动数据ad采样模块及振荡数据cpu；
146.振动数据采集模块实现功能如下：1)采集4路方位角信号；2)采集16路振动信号；3)通过fpga实现硬件打时标功能，时间同步精度可达100ns；4)通过pcie总线实现与主控模块数据交换；5)通过lan实现模块自检、软件在线升级等功能。
147.总线采集模块，包括rs422接口调理模块、arinc429接口调理模块、mil
‑
std
‑
1553b接口调理模块、afdx总线接口调理模块、总线fpga模块、总线自检电路、总线cpu、总线phy；
148.rs422接口调理模块输入端接rs422总线，arinc429接口调理模块接arinc429总线，mil
‑
std
‑
1553b接口调理模块接mil
‑
std
‑
1553b总线，afdx总线接口调理模块接afdx总线；
149.rs422接口调理模块、arinc429接口调理模块、mil
‑
std
‑
1553b接口调理模块、afdx总线接口调理模块输出端接总线fpga模块输入端；
150.总线fpga模块接irig
‑
b同步信号、pcie总线及总线cpu；总线cpu通过总线phy接lan通道；
151.总线自检电路自检rs422接口调理模块、arinc429接口调理模块、mil
‑
std
‑
1553b接口调理模块、afdx总线接口调理模块及总线cpu；
152.实现功能如下，1)采集8路rs422总线；2)采集8路arinc429总线；3)采集1路双余度mil
‑
std
‑
1553b总线；4)采集1路双余度afdx总线；5)通过fpga实现硬件打时标功能，时间同步精度可达100ns；6)通过pcie总线实现与主控模块数据交换；7)通过lan实现模块自检、软件在线升级等功能。
153.音视频数据采集模块包括接收视频信号的视频信号调理模块、接收音频信号的音频信号调理模块、视频采集模块、音视频ad采样模块、音视频自检电路、音视频fpga模块、音视频自检电路、音视频cpu及音视频phy；
154.音视频fpga模块，通过视频采集模块接收视频信号调理模块的输出信号；通过音视频ad采样模块接收音频信号调理模块；音视频fpga模块接irig
‑
b同步信号、pcie总线及总线cpu；音视频cpu通过音视频phy接lan通道；
155.音视频自检电路自检视频信号调理模块、音频信号调理模块及音视频cpu；
156.音视频数据采集模块实现功能如下：1)采集2路视频信号；2)采集4路音频信号；3)通过fpga实现硬件打时标功能，时间同步精度可达100ns；4)通过pcie总线实现与主控模块数据交换；5)通过lan实现模块自检、软件在线升级等功能。
157.快取记录卡，集成在主控模块上，采用sata总线与主控模块之间通信；快取记录卡使用加固型flash硬盘，快取记录卡通过带有dmu连接器的转接板与外界连接；
158.存储器容量不小于256g。由于快取记录卡经常需要卸载记录数据，需要频繁插拔快取记录卡，而普通的sata连接器不具备这样的耐用性，本发明sata连接器通过转接板转成hj30j
‑
18高可靠性矩形连接器，hj30j
‑
18传输速度可达3gbps，满足sata信号传输要求。flash硬盘选择铝合金进行外壳加固，提高产品的可靠性。
159.防护记录器，采用固定存储器，记录方式采用循环记录，带有千兆以太网接口，抗坠毁能力符合tso
‑
c123b、tso
‑
c124b标准或其它相关标准。
160.本系统软件架构，操作系统采用vxworks6.6或以上，数据记录格式采用irig
‑
106标准；pcie通信协议，实现采集器内部采集模块与主控模块之间的数据交换，实现目标是即插即用。
161.采集器包括若干盒体1；在盒体1上的穿孔2，盒体1分开可拆卸连接；
162.方案一，在穿孔2中贯穿有连杆3，连杆3上套有垫圈，垫圈在盒体1之间；在连杆3端部设置有螺母及垫圈；从而实现了模块化设计，拆装维修方便。
163.方案二，在盒体1两侧外侧壁上下部分别横向设置有横向卡槽4，在相邻盒体1侧壁之间设置有横向连接块5，横向连接块5两侧分别穿插在对应的横向卡槽4中，在横向卡槽4上设置有卡槽孔7，以螺纹连接定位螺栓6；定位螺栓6下端连接在横向连接块5上。方案一，存在当某一个采集器模块损坏，需要将整个取下，而且需要预留侧部连接杆移动空间，使用不方便。
164.方案三，在穿孔2中贯穿有连杆3，连杆3上套有垫圈，垫圈在盒体1之间；在连杆3端部设置有螺母及垫圈；在盒体1两侧外侧壁上下部分别横向设置有横向卡槽4，在相邻盒体1侧壁之间设置有横向连接块5，横向连接块5两侧分别穿插在对应的横向卡槽4中，在横向卡槽4上设置有卡槽孔7，以螺纹连接定位螺栓6；定位螺栓6下端连接在横向连接块5上。针对空间足够，当针对稳定性要求比较高时候，将方案一与方案二组合使用，从而使得盒体整体稳定性增强，同时保持了方便可拆卸性。
165.方案四，在盒体1两侧外侧壁上下部分别横向设置有横向卡槽4，在相邻盒体1侧壁之间设置有横向连接块5，横向连接块5两侧分别穿插在对应的横向卡槽4中，在横向卡槽4上设置有卡槽孔7，以螺纹连接定位螺栓6；定位螺栓6下端连接在横向连接块5上，还备用有若干替代双面横向卡槽，其与盒体1等宽，当某个采集器被取下后，通过双面横向卡槽安装到该位置，从而保证整体模块的位置不变。