半导体器件及其形成方法与流程

1.本公开涉及半导体器件及其形成方法。


背景技术：

2.由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提升，半导体工业经历了快速增长。在大多数情况下，集成密度的这种提升来自最小特征尺寸的重复减少，这允许将更多组件集成到给定区域中。
3.鳍式场效应晶体管(finfet)器件正变得广泛用于集成电路中。finfet器件具有三维结构，其包括从衬底突出的半导体鳍。被配置为控制finfet器件的导电沟道内的电荷载流子的流动的栅极结构环绕半导体鳍。例如，在三栅极finfet器件中，栅极结构环绕半导体鳍的三个侧面，从而在半导体鳍的三个侧面形成导电沟道。


技术实现要素：

4.根据本公开的一个方面，提供了一种形成半导体器件的方法，所述方法包括：在鳍之上形成虚设栅极，其中，所述鳍突出于衬底之上；用电介质材料包围所述虚设栅极；以及用替换栅极结构来替换所述虚设栅极，其中，替换所述虚设栅极包括：在所述电介质材料中形成栅极沟槽，其中，形成所述栅极沟槽包括去除所述虚设栅极；在所述栅极沟槽中形成金属栅极堆叠，其中，形成所述金属栅极堆叠包括在所述栅极沟槽中依次形成栅极电介质层、第一功函数层和间隙填充材料；以及扩大所述栅极沟槽中的所述间隙填充材料的体积。
5.根据本公开的另一方面，提供了一种形成半导体器件的方法，所述方法包括：用电介质层包围设置在鳍之上的虚设栅极，其中，所述鳍突出于衬底之上；去除所述虚设栅极以在所述电介质层中形成沟槽；用栅极电介质层来内衬所述沟槽的侧壁和底部；在所述栅极电介质层之上形成一个或多个功函数层；用导电材料来填充所述沟槽，其中，在填充所述沟槽之后，在所述导电材料中存在间隙；以及在填充所述沟槽之后，处理所述导电材料以扩大所述导电材料的体积，其中，在所述处理之后，所述间隙被去除。
6.根据本公开的又一方面，提供了一种半导体器件，包括：衬底；鳍，突出于所述衬底之上；金属栅极结构，位于所述鳍之上，其中，所述金属栅极结构包括：栅极电介质层；第一功函数层，位于所述栅极电介质层之上；第二功函数层，位于所述第一功函数层之上；以及导电材料，从所述第二功函数层的上表面延伸到所述第二功函数层中，其中，所述导电材料包括铝和氟；以及帽盖层，位于所述第一功函数层、所述第二功函数层和所述导电材料之上并与所述第一功函数层、所述第二功函数层和所述导电材料接触。
附图说明
7.当结合附图进行阅读时，从以下详细描述可最佳地理解本公开的各个方面。值得注意的是，根据行业的标准实践，各种特征没有按比例绘制。事实上，为了讨论的清楚，各种特征的尺寸可能被任意地增大或缩小了。
8.图1示出了根据一些实施例的鳍式场效应晶体管(finfet)器件的透视图。
9.图2
‑
图6、图7a
‑
图7c以及图8
‑
图17示出了根据一个实施例的制造的各个阶段的finfet器件的截面图。
10.图18
‑
图20示出了根据另一实施例的制造的各个阶段的finfet器件的截面图。
11.图21
‑
图23示出了根据又一实施例的制造的各个阶段的finfet器件的截面图。
12.图24示出了根据一些实施例的制造半导体器件的方法的流程图。
具体实施方式
13.下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。以下描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。
14.此外，本文可以使用空间相关术语(例如，“下方”、“之下”、“低于”、“上方”、“上部”等)以易于描述图中所示的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中的除了图中所示的定向之外的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，并且本文使用的空间相关描述符也可以相应地解释。在本文的整个讨论中，除非另有说明，否则不同附图中的相同或相似的附图标记表示通过相同或相似的方法、使用(一种或多种)相同或相似的材料而形成的相同或相似的元件。
15.在形成finfet器件的上下文中讨论本公开的实施例，并且具体地，在形成finfet器件的替换栅极(例如，金属栅极)的上下文中讨论本公开的实施例。然而，本发明的概念不限于在finfet器件中形成金属栅极，并且可应用于其中执行用(一种或多种)材料填充沟槽的许多其他应用。例如，所公开的方法可以用于在其他类型的器件中进行沟槽填充，例如平面fet器件、纳米片fet器件或纳米线fet器件。除了形成金属栅极之外，所公开的方法还可以用于形成其他结构，例如通孔。另外，所公开的方法可以用于填充具有与本文所公开的形状和/或尺寸不同的形状和/或尺寸的沟槽。这些和其他变化完全旨在被包括在本公开的范围内。
16.在一些实施例中，一种替换栅极工艺包括：在鳍之上形成虚设栅极，其中鳍突出于衬底之上；利用电介质材料包围虚设栅极；以及，利用替换栅极结构来替换虚设栅极，其中替换虚设栅极包括：通过去除虚设栅极在电介质材料中形成栅极沟槽；在栅极沟槽中形成金属栅极堆叠，其中形成金属栅极堆叠包括在栅极沟槽中依次形成栅极电介质层、第一功函数层和间隙填充材料；以及通过用氟处理工艺处理间隙填充材料来扩大栅极沟槽中的间隙填充材料的体积。由于先进的半导体工艺节点中的栅极沟槽的高纵横比(aspect ratio)，所沉积的间隙填充材料中可能存在接缝(或间隙)，这些接缝可能在随后的金属栅极回蚀刻工艺中引起接缝引发的穿通效应。通过利用氟处理工艺处理间隙填充材料，可以去除接缝，从而防止或减小了接缝引发的穿通效应。
17.图1以透视图的方式示出了finfet 30的示例。finfet 30包括衬底50和突出于衬底50之上的鳍64。隔离区域62被形成在鳍64的相对侧，其中鳍64突出于隔离区域62之上。栅
极电介质66沿着鳍64的侧壁并且位于鳍64的顶表面之上，并且栅极68位于栅极电介质66之上。源极/漏极区域80位于鳍64中，并且位于栅极电介质66和栅极68的相对侧。图1还示出了在后续附图中使用的参考横截面。横截面b
‑
b沿着finfet 30的栅极68的纵向轴线延伸。横截面a
‑
a垂直于横截面b
‑
b，并且沿着鳍64的纵向轴线并且处于例如源极/漏极区域80之间的电流流动的方向上。横截面c
‑
c平行于横截面b
‑
b，并且跨越源极/漏极区域80。为了清楚起见，后续附图参考这些参考横截面。
18.图2
‑
图6、图7a
‑
图7c以及图8
‑
图17示出了根据实施例的制造的各个阶段的finfet器件100的截面图。finfet器件100类似于图1中的finfet 30，但具有多个鳍和多个栅极结构。图2
‑
图5示出了沿着横截面b
‑
b的finfet器件100的截面图。图6、图7a和图8
‑
图17示出了沿着横截面a
‑
a的finfet器件100的截面图，以及图7b和图7c示出了沿着横截面c
‑
c的finfet器件100的截面图。
19.图2示出了衬底50的截面图。衬底50可以是半导体衬底(例如，体半导体)、绝缘体上半导体(soi)衬底等，其可以被掺杂(例如，用p型或n型掺杂剂)或不被掺杂。衬底50可以是晶圆，例如，硅晶圆。通常，soi衬底包括形成在绝缘体层上的半导体材料层。绝缘体层可以是例如掩埋氧化物(box)层、氧化硅层等。绝缘体层被设置在衬底上，衬底通常是硅衬底或玻璃衬底。也可以使用其他衬底，例如多层衬底或梯度衬底。在一些实施例中，衬底50的半导体材料可以包括硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体，包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp；或其组合。
20.参考图3，使用例如光刻和蚀刻技术来图案化图2中所示的衬底50。例如，在衬底50之上形成掩模层，例如，衬垫氧化物层52和上覆衬垫氮化物层56。衬垫氧化物层52可以是包括例如使用热氧化工艺形成的氧化硅的薄膜。衬垫氧化物层52可以用作衬底50和上覆衬垫氮化物层56之间的粘附层。在一些实施例中，衬垫氮化物层56由氮化硅、氮氧化硅、碳氮化硅等、或其组合形成，并且可以使用例如低压化学气相沉积(lpcvd)或等离子体增强化学气相沉积(pecvd)来形成。
21.可以使用光刻技术对掩模层进行图案化。通常，光刻技术利用光致抗蚀剂材料(未示出)，其被沉积、照射(曝光)、和显影以去除光致抗蚀剂材料的部分。剩余的光致抗蚀剂材料保护下面的材料(例如，该示例中的掩模层)不受后续处理步骤(例如，蚀刻)的影响。在该示例中，光致抗蚀剂材料用于对衬垫氧化物层52和衬垫氮化物层56进行图案化以形成经图案化的掩模58，如图3所示。
22.随后使用经图案化的掩模58对衬底50的暴露部分进行图案化以形成沟槽61，从而在相邻沟槽61之间限定半导体鳍64，如图3所示。在一些实施例中，通过使用例如反应离子蚀刻(rie)、中性束蚀刻(nbe)等或其组合在衬底50中蚀刻沟槽来形成半导体鳍64。蚀刻可以是各向异性的。在一些实施例中，沟槽61可以是彼此平行的条带(从顶部看)，并且彼此紧密地间隔开。在一些实施例中，沟槽61可以是连续的并且围绕半导体鳍64。半导体鳍64在下文还可以被称为鳍64。
23.可以通过任何适当的方法对鳍64进行图案化。例如，可以使用一个或多个光刻工艺(包括双图案化或多图案化工艺)来图案化鳍64。通常，双图案化或多图案化工艺将光刻和自对准工艺结合起来，允许创建具有例如比使用单个直接光刻工艺可获得的间距更小的
间距的图案。例如，在一个实施例中，在衬底之上形成牺牲层，并且使用光刻工艺对该牺牲层进行图案化。使用自对准工艺沿着经图案化的牺牲层来形成间隔件。然后去除牺牲层，并且然后可以使用剩余间隔件或心轴(mandrel)来对鳍进行图案化。
24.图4示出了在相邻的半导体鳍64之间形成绝缘材料以形成隔离区域62。绝缘材料可以是氧化物(例如，氧化硅)、氮化物等、或其组合，并且可以通过高密度等离子体化学气相沉积(hdp
‑
cvd)、可流动cvd(fcvd)(例如，远程等离子体系统中的基于cvd的材料沉积以及后固化以使其转化为另一材料，例如，氧化物)等、或其组合来形成。可以使用其他绝缘材料和/或其他形成工艺。在示出的实施例中，绝缘材料是通过fcvd工艺形成的氧化硅。一旦形成绝缘材料，就可以执行退火工艺。平坦化工艺(例如，化学机械抛光(cmp))可以去除任何多余的绝缘材料，并且形成共面的隔离区域62的顶表面和半导体鳍64的顶表面(未示出)。经图案化的掩模58(参见图3)也可以通过平坦化工艺来去除。
25.在一些实施例中，隔离区域62包括在隔离区域62和衬底50/半导体鳍64之间的界面处的内衬，例如内衬氧化物(未示出)。在一些实施例中，形成内衬氧化物以减少衬底50和隔离区域62之间的界面处的晶体缺陷。类似地，内衬氧化物也可以用于减少半导体鳍64和隔离区域62之间的界面处的晶体缺陷。内衬氧化物(例如，氧化硅)可以是通过衬底50的表面层的热氧化而形成的热氧化物，但是也可以使用其他合适的方法来形成内衬氧化物。
26.接下来，隔离区域62被凹陷以形成浅沟槽隔离(sti)区域62。隔离区域62被凹陷为使得半导体鳍64的上部从相邻的sti区域62之间突出。sti区域62的顶表面可以具有平坦表面(如图所示)、凸表面、凹表面(例如，凹陷)、或其组合。通过适当的蚀刻，sti区域62的顶表面可以被形成为平坦的、凸起的和/或凹入的。隔离区域62可以使用可接受的蚀刻工艺来凹陷，例如，对隔离区域62的材料具有选择性的蚀刻工艺。例如，可以执行干法蚀刻或使用稀释的氢氟酸(dhf)的湿法蚀刻以使隔离区域62凹陷。
27.图2至图4示出了形成鳍64的实施例，但是鳍可以以各种不同的工艺形成。例如，衬底50的顶部部分可以用合适的材料(例如，适合于要形成的预期类型(例如，n型或p型)的半导体器件的外延材料)代替。此后，在顶部具有外延材料的衬底50被图案化以形成包括外延材料的半导体鳍64。
28.作为另一示例，可以在衬底的顶表面之上形成电介质层；可以穿过电介质层来蚀刻沟槽；可以在沟槽中外延生长同质外延结构；并且电介质层可以被凹陷，使得同质外延结构从电介质层突出以形成鳍。
29.在更进一步的示例中，可以在衬底的顶表面之上形成电介质层；可以穿过电介质层来蚀刻沟槽；可以使用与衬底不同的材料在沟槽中外延生长异质外延结构；并且电介质层可以被凹陷，使得异质外延结构从电介质层突出以形成鳍。
30.在其中生长(一个或多个)外延材料或外延结构(例如，异质外延结构或同质外延结构)的实施例中，所生长的(一个或多个)材料或结构可以在生长期间被原位掺杂，这可以避免先前和后续的注入，但可以一起使用原位掺杂和注入掺杂。此外，在nmos区域中外延生长与pmos区域中的材料不同的材料可能是有利的。在各种实施例中，鳍64可以包括硅锗(si
x
ge1‑
x
，其中x可以介于约0和1之间)、碳化硅、纯或基本上纯的锗、iii
‑
v化合物半导体、ii
‑
vi化合物半导体等。例如，用于形成iii
‑
v化合物半导体的可用材料包括但不限于inas、alas、gaas、inp、gan、ingaas、inalas、gasb、alsb、alp、gap等。
31.图5示出了虚设栅极结构75的形成。在一些实施例中，虚设栅极结构75包括栅极电介质66和栅极68。可以在虚设栅极结构75之上形成掩模70。为了形成虚设栅极结构75，在半导体鳍64上形成电介质层。电介质层可以是例如氧化硅、氮化硅、其多层等，并且可以被沉积或热生长。
32.在电介质层之上形成栅极层，并且在栅极层之上形成掩模层。栅极层可被沉积在电介质层之上，并且然后例如通过cmp进行平坦化。掩模层可以被沉积在栅极层之上。栅极层可以由例如多晶硅形成，但是也可以使用其他材料。掩模层可以由例如氮化硅等形成。
33.在形成各层(例如，电介质层、栅极层、和掩模层)之后，可以使用可接受的光刻和蚀刻技术对掩模层进行图案化以形成掩模70。然后，通过可接受的蚀刻技术，掩模70的图案可以被转移到栅极层和电介质层，以分别形成栅极68和栅极电介质66。栅极68和栅极电介质66覆盖半导体鳍64的相应沟道区域。栅极68还可以具有基本垂直于相应半导体鳍64的长度方向的长度方向。
34.在图5的示例中，栅极电介质66被示为形成在鳍64之上(例如，在鳍64的顶表面和侧壁之上)和sti区域62之上。在其他实施例中，栅极电介质66可以通过例如鳍64的材料的热氧化形成，并且因此可以被形成在鳍64之上但不被形成在sti区域62之上。这些和其他变化完全旨在被包括在本公开的范围内。
35.图6、图7a和图8
‑
图17示出了沿着横截面a
‑
a(沿着鳍64的纵轴)的finfet器件100的进一步处理的截面图。图7b和图7c示出了在图7a的处理步骤处但沿着横截面c
‑
c的finfet器件100的两个实施例截面图。在图6
‑
图8中，在鳍64之上示出了三个虚设栅极结构75a、75b和75c。为了简单起见，虚设栅极结构75a、75b和75c可以被统称为虚设栅极结构75。本领域技术人员将理解，多于或少于三个栅极结构可以被形成在鳍64之上，这些和其他变化完全旨在包括在本公开的范围内。
36.如图6所示，在鳍64中形成轻掺杂漏极(ldd)区域65。可以通过等离子体掺杂工艺来形成ldd区域65。等离子体掺杂工艺可以包括形成和图案化掩模(例如，光致抗蚀剂)以覆盖要保护免受等离子体掺杂工艺影响的finfet区域。等离子体掺杂工艺可以在鳍64中注入n型或p型杂质以形成ldd区域65。例如，可以在鳍64中注入p型杂质(例如，硼)以形成用于p型器件的ldd区域65。作为另一示例，可以在鳍64中注入n型杂质(例如，磷)以形成用于n型器件的ldd区域65。在一些实施例中，ldd区域65邻接finfet器件100的沟道区域。ldd区域65的部分可以在栅极68下方延伸并且延伸到finfet器件100的沟道区域中。图6示出了ldd区域65的非限制性示例。ldd区域65的其他配置、形状和形成方法也是可能的，并且完全旨在被包括在本公开的范围内。例如，可以在形成栅极间隔件87/85之后形成ldd区域65。在一些实施例中，省略了ldd区域65。
37.仍然参考图6，在形成ldd区域65之后，在虚设栅极结构75周围(例如，沿其侧壁并与其侧壁接触)形成第一栅极间隔件85，并且在第一栅极间隔件85周围(例如，沿其侧壁并与其侧壁接触)形成第二栅极间隔件87。例如，第一栅极间隔件85可以被形成于虚设栅极结构75的相对侧壁。第二栅极间隔件87被形成在第一栅极间隔件85上。第一栅极间隔件85可以是低k间隔件，并且可以由合适的电介质材料形成，例如氧化硅、碳氮氧化硅等。第二栅极间隔件87可以由诸如氮化硅、氮氧化硅、碳氮化硅等之类的氮化物或其组合形成。可以使用诸如热氧化、化学气相沉积(cvd)等之类的任何合适的沉积方法来形成第一栅极间隔件85
和第二栅极间隔件87。在所示的实施例中，第一栅极间隔件85和第二栅极间隔件87由不同的材料形成，以在后续处理中提供蚀刻选择性。第一栅极间隔件85和第二栅极间隔件87可以被统称为栅极间隔件85/87。
38.如图6中所示的栅极间隔件(例如，85和87)的形状和形成方法仅是非限制性示例，并且其他形状和形成方法也是可能的。这些和其他变化完全旨在被包括在本公开的范围内。
39.接下来，在图7a中，在邻近虚设栅极结构75的鳍64中，例如在相邻虚设栅极结构75之间和/或紧接虚设栅极结构75的位置，形成凹槽，并且在凹槽中形成源极/漏极区域80。在一些实施例中，通过例如使用虚设栅极结构75作为蚀刻掩模的各向异性蚀刻工艺来形成凹槽，但是也可以使用任何其他合适的蚀刻工艺。
40.通过使用适当的方法(例如，金属有机cvd(mocvd)、分子束外延(mbe)、液相外延(lpe)、气相外延(vpe)、选择性外延生长(seg)等、或其组合)在凹槽中外延生长半导体材料，来形成源极/漏极区域80。
41.如图7a所示，外延源极/漏极区域80可以具有从鳍64的相应表面凸起的表面(例如，凸起高于鳍64的非凹陷部分)，并且可以具有小平面。相邻的鳍64的源极/漏极区域80可以合并以形成连续的外延源极/漏极区域80(参见图7b)。在一些实施例中，相邻的鳍64的源极/漏极区域80未合并在一起，并且保持为单独的源极/漏极区域80(参见图7c)。在一些实施例中，所得finfet是n型finfet，并且源极/漏极区域80包括碳化硅(sic)、硅磷(sip)、掺杂磷的硅碳(sicp)等。在一些实施例中，所得finfet是p型finfet，并且源极/漏极区域80包括sige和p型杂质，例如，硼或铟。
42.外延源极/漏极区域80可以被注入掺杂剂以形成源极/漏极区域80，随后进行退火工艺。注入工艺可以包括形成和图案化掩模(例如，光致抗蚀剂)，以覆盖finfet的要被保护免受注入工艺影响的区域。源极/漏极区域80可以具有在从约1e19 cm
‑3至约1e21 cm
‑3的范围内的杂质(例如，掺杂剂)浓度。可以将诸如硼或铟之类的p型杂质注入到p型晶体管的源极/漏极区域80中。可以将诸如磷或砷之类的n型杂质注入到n型晶体管的源极/漏极区域80中。在一些实施例中，外延源极/漏极区域可以在生长期间被原位掺杂。
43.接下来，如图8所示，在图7a所示的结构之上形成接触蚀刻停止层(cesl)83。cesl 83在随后的蚀刻工艺中用作蚀刻停止层，并且可以包括诸如氧化硅、氮化硅、氮氧化硅、其组合等之类的合适的材料，并且可以通过诸如cvd、pvd、其组合等之类的合适的形成方法来形成。
44.接下来，在cesl 83之上和虚设栅极结构75(例如，75a、75b和75c)之上形成层间电介质(ild)90。在一些实施例中，ild 90由诸如氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、掺杂硼的磷硅酸盐玻璃(bpsg)、未掺杂的硅酸盐玻璃(usg)等之类的电介质材料形成，并且可以通过诸如cvd、pecvd或fcvd之类的任何合适的方法来沉积。在形成ild 90之后，在ild 90之上形成电介质层91。电介质层91用作保护层，以防止或减少后续蚀刻工艺中ild 90的损失。电介质层91可以使用诸如cvd、pecvd或fcvd之类的合适的方法而由诸如氮化硅、碳氮化硅等之类的合适的材料形成。在形成电介质层91之后，可以执行诸如cmp工艺之类的平坦化工艺以实现电介质层91的齐平上表面。该cmp还可以去除掩模70和cesl 83的设置在栅极68之上的部分。在一些实施例中，在平坦化工艺之后，电介质层91的上表面与栅
极68的上表面齐平。
45.随后执行实施例后栅极工艺(有时被称为替换栅极工艺)以利用有效栅极(也可以被称为替换栅极或金属栅极)来替换虚设栅极结构75的栅极68和栅极电介质66。
46.接下来，在图9中，去除虚设栅极结构75a、75b和75c(参见图7a)以分别形成栅极沟槽89a、89b和89c。接下来，通过去除第一栅极间隔件85的上部来扩大栅极沟槽89a、89b和89c的上部，使得每个栅极沟槽89a、89b和89c具有上沟槽89u和下沟槽89l，其中上沟槽89u比下沟槽89l更宽。在下文中讨论形成栅极沟槽89a、89b和89c的细节。为了简单起见，可以将栅极沟槽89a、89b和89c统称为栅极沟槽89。
47.在一些实施例中，为了去除虚设栅极结构75，执行一个或多个蚀刻步骤以去除栅极68以及栅极68正下方的栅极电介质66，使得栅极沟槽89(也可以称为凹槽)被形成在相应的第一栅极间隔件85之间。每个栅极沟槽89暴露相应的鳍64的沟道区域。在去除虚设栅极期间，在蚀刻栅极68时，栅极电介质66可以用作蚀刻停止层。然后可以在去除栅极68之后去除栅极电介质66。
48.接下来，执行各向异性蚀刻工艺，例如干法蚀刻工艺，以去除第一栅极间隔件85的上部。在一些实施例中，使用对第一栅极间隔件85的材料具有选择性(例如，具有较高的蚀刻速率)的蚀刻剂来执行该各向异性蚀刻工艺，使得第一栅极间隔件85被凹陷(例如，去除上部)而基本上不侵蚀第二栅极间隔件87、电介质层91和鳍64。在去除第一栅极间隔件85的上部之后，第二栅极间隔件87的上侧壁87su暴露。
49.如图9所示，在去除第一栅极间隔件85的上部之后，每个栅极沟槽89具有上沟槽89u和下沟槽89l。下沟槽89l在第一栅极间隔件85的剩余下部之间。上沟槽89u在下沟槽之上，并且由第二栅极间隔件87的上侧壁87su限定(例如，与之相邻)。图9示出了上沟槽89u和下沟槽89l之间的界面86，该界面86与第一栅极间隔件85的剩余下部的上表面85u齐平。每个栅极沟槽89具有的较宽的上沟槽89u和较窄的下沟槽89l，类似于字母“y”，并且因此，栅极沟槽89可以被称为y形栅极沟槽。y形栅极沟槽用作非限制性示例。如本领域技术人员容易理解的，本文公开的沟槽填充方法适用于具有其他形状和/或尺寸的沟槽。
50.在一些实施例中，上沟槽89u具有宽度w1(例如，相对的上侧壁87su之间的距离)和深度h1(例如，第二栅极间隔件87的上表面与界面86之间的距离)。下沟槽89l具有宽度w2(例如，第一栅极间隔件85的剩余下部的相对侧壁之间的距离)和深度h2(例如，栅极沟槽89的底部与界面86之间的距离)。宽度w1和w2可以在约1nm至约100nm之间。深度h2可以在约0nm至约300nm之间，并且总沟槽深度h1 h2可以在约10nm至约300nm之间。如将在后续处理中描述的，在下沟槽89l中形成金属栅极97(例如，参见图13)。因此，在一些实施例中，下沟槽89l的尺寸确定金属栅极的尺寸。
51.接下来，在图10中，在栅极沟槽89中依次形成栅极电介质层92、功函数层94、功函数层96和间隙填充材料98。在本文的讨论中，将栅极电介质层92、功函数层94和96以及间隙填充材料98统称为栅极堆叠95。栅极堆叠95也可以被称为金属栅极堆叠。
52.如图10所示，栅极电介质层92被共形地沉积在栅极沟槽89中，例如，在鳍64的顶表面和侧壁上、栅极间隔件85/87的顶表面和侧壁上、以及电介质层91的顶表面上。根据一些实施例，栅极电介质层92包括氧化硅、氮化硅或其多层。在其他实施例中，栅极电介质层92包括高k电介质材料，并且在这些实施例中，栅极电介质层92可以具有大于约7.0的k值，并
且可以包括hf、al、zr、la、mg、ba、ti、pb的金属氧化物或硅酸盐、及其组合。栅极电介质层92的形成方法可以包括分子束沉积(mbd)、原子层沉积(ald)、pecvd等。
53.接下来，在栅极电介质层92之上(例如，共形地)形成功函数层94，并且在功函数层94之上(例如，共形地)形成功函数层96。在所示的实施例中，功函数层94是p型功函数层，并且功函数层96是n型功函数层。在本文的讨论中，功函数层也可以称为功函数金属。尽管在图10中示出了两个功函数层，但是可以使用任何合适数量的功函数层，并且每个功函数层可以是任何合适类型(例如，n型或p型)的功函数金属。
54.可以被包括在栅极结构中的示例p型功函数金属包括tin、tan、ru、mo、al、wn、zrsi2、mosi2、tasi2、nisi2、wn、其他适当的p型功函数材料、或其组合。可以被包括在栅极结构中的示例n型功函数金属包括ti、ag、taal、taalc、tialn、tac、tacn、tasin、mn、zr、其他适当的n型功函数材料、或其组合。功函数值与功函数层的材料成分相关联，并且因此，选择功函数层的材料来调整其功函数值，以使在要形成的器件中实现目标阈值电压vt。可以通过cvd、物理气相沉积(pvd)、ald或其他合适的工艺来沉积(一个或多个)功函数层。在示例实施例中，功函数层94(例如，p型功函数层)由tin、tisin、tialn、wcn等形成，并且功函数层96(例如，n型功函数层)由tialc等形成。
55.接下来，在功函数层96之上(例如，共形地)形成可选的帽盖层(未示出)。帽盖层(如果形成的话)保护下面的功函数层96不被氧化。帽盖层可以包括诸如ti、n、si、c、o、al或其组合之类的元素。在一些实施例中，帽盖层是含硅层，例如通过诸如ald、mbd、cvd等之类的适当的方法形成的硅层、氧化硅层或氮化硅层。在一些实施例中，省略帽盖层。
56.接下来，在功函数层96(或功函数层96的帽盖层，如果形成的话)之上形成间隙填充材料98(也可以称为间隙填充膜或间隙填充层)，以填充栅极沟槽89。在一些实施例中，间隙填充材料98是导电材料。在示例实施例中，间隙填充材料98使用诸如cvd、pvd、ald等之类的适当的沉积方法而由含铝材料形成，例如氮化铝钛(tialn)、碳化铝钛(tialc)、氮化铝(aln)或氧化铝(al2o3)。沉积工艺的温度可以在约250℃至约450℃之间。所沉积的间隙填充材料98的厚度可以在约5埃至约100埃之间。
57.随着先进半导体制造工艺中特征尺寸的不断缩小，填充具有高纵横比的沟槽变得越来越困难。在图10的示例中，由于难以填充栅极沟槽89，所以在栅极沟槽89中的间隙填充材料98中形成接缝81(也可以称为间隙或空腔)。在所示的示例中，接缝81是间隙填充材料98中的封闭空间。在其他实施例中，接缝81可以是延伸到间隙填充材料98的远离衬底50的上表面的间隙。如果未处理接缝81，则在随后的金属栅极回蚀刻工艺中，可能导致间隙填充材料98在接缝81下方的区域中被过度蚀刻。接缝引发的过度蚀刻可以称为接缝引发的穿通效应，或简称为穿通效应。本公开通过用含氟化学品处理间隙填充材料98来去除接缝81，其细节在下文中公开。
58.图11
‑
图17示出了形成finfet器件100的附加处理步骤。为了简单起见，图11
‑
图16各自仅示出了finfet器件100的一部分。具体地，图11
‑
图16各自示出了图10中的区域88的放大图。例如，图11示出了在形成间隙填充材料98之后的图10的区域88。在图11中的间隙填充材料98中示出了接缝81。
59.接下来参考图12，用含氟化学品处理(例如，掺杂)间隙填充材料98以封闭(例如，去除)接缝81。在所示的实施例中，通过使用含氟化学品的处理(也称为氟处理)来增加间隙
填充材料98的体积。换句话说，间隙填充材料98在被含氟化学品处理之后扩大，并且间隙填充材料98的扩大使得间隙填充材料98填充(例如，占据)接缝81的空间，从而去除接缝81。在氟处理之后，间隙填充材料98完全填充栅极沟槽89，并且在间隙填充材料98中不再存在接缝81。在本文的讨论中，经氟处理的间隙填充材料98也可以称为含氟填充材料99或掺杂氟的填充材料99。
60.在一些实施例中，间隙填充材料98的氟处理是使用诸如三氟化氮(nf3)、四氟化碳(cf4)或氟(f2)之类的含氟气体执行的热工艺。取决于要实现的氟化强度，可以使用或可以不使用载气(例如，ar、he等)。例如，将finfet器件100放置在处理腔室中，并且然后将含氟气体(例如，nf3、cf4、f2)供应到处理腔室，使得间隙填充材料98与含氟气体接触。含氟气体的流速可以在每分钟约100标准立方厘米(sccm)和约8000sccm之间。含氟气体与载气的流速之比可以在约0.01：1至1：0之间。氟处理热工艺的温度可以在约25℃至约600℃之间。在所示的实施例中，含氟气体中的氟扩散到间隙填充材料98中并与间隙填充材料98中的铝反应(例如，结合或化学反应)以形成氟化铝(例如，alf
x
)。
61.在一些实施例中，间隙填充材料98的氟处理是使用诸如nf3、cf4或f2之类的含氟气体执行的等离子体工艺。例如，将含氟气体(例如，nf3、cf4、f2)点燃成等离子体，并且将含氟等离子体供应到其中放置有finfet器件100的处理腔室。因此，间隙填充材料98由含氟等离子体进行处理。取决于要实现的氟化强度，可以使用或可以不使用载气(例如，ar、he等)。用于等离子体工艺的含氟气体的流速可以在约100sccm至约8000sccm之间。含氟气体与载气的流速之比可以在约0.01：1至1：0之间。等离子体工艺的温度可以在约25℃至约500℃之间。等离子体工艺的压力可以在约0.1托至约50托之间，并且等离子体工艺的rf功率可以在约50w至约5000w之间。在一些实施例中，含氟等离子体扩散到间隙填充材料98中并与间隙填充材料98中的铝反应(例如，结合或化学反应)以形成氟化铝(例如，alf
x
)。
62.在图12所示的实施例中，通过适当调整氟处理强度，并且由于氟(f)与铝(al)之间的强亲和力，氟(f)从含氟气体或含氟等离子体的扩散被限制在间隙填充材料98内，并且栅极结构的其他材料(例如，96、94、92)不被氟处理影响，因此基本上不含氟。
63.接下来，在图13中，执行金属栅极回蚀刻工艺以去除栅极堆叠95的上部(例如，栅极电介质层92的上部、功函数层94/96的上部和含氟填充材料99的上部)。在金属栅极回蚀刻工艺之后，在第二栅极间隔件87之间形成凹槽84。可以执行诸如干法蚀刻、湿法蚀刻或其组合之类的合适蚀刻工艺作为金属栅极回蚀刻工艺。用于蚀刻工艺的蚀刻剂可以是卤化物(例如，ccl4)、氧化剂(例如，o2)、酸(例如，hf)、碱(例如，nh3)、惰性气体(例如，ar)、其组合等。在图13的示例中，由于蚀刻剂在不同材料(例如，92、94、96、99)之间具有蚀刻选择性，因此在蚀刻工艺之后，栅极电介质层92的剩余部分的上表面与第一栅极间隔件85的上表面85u齐平，并且功函数层94/96和含氟填充材料99的剩余部分的上表面97u比上表面85u更低(例如，更靠近衬底50)。在其他实施例中，栅极电介质层92的剩余部分的上表面与上表面97u齐平。功函数层94/96和含氟填充材料99的剩余部分的上表面97u可以在鳍64的顶表面上方延伸约2埃至约20埃。在金属栅极回蚀刻工艺之后，栅极电介质层92的剩余部分、功函数层94/96的剩余部分以及含氟填充材料99的剩余部分形成金属栅极97(也可以称为金属栅极结构或替换栅极结构)。
64.接下来，在图14中，在功函数层94/96和含氟填充材料99的剩余部分之上形成帽盖
层101。帽盖层101使用诸如ald、cvd、pvd等之类的合适的沉积方法而由诸如钨之类的导电材料形成。在图14的示例中，帽盖层101被选择性地形成在功函数层94/96和含氟填充材料99的剩余部分之上，但是也可以使用非选择性的形成方法。
65.注意，由于间隙填充材料98的氟处理，所以间隙填充材料98中的接缝81被去除。结果，在金属栅极回蚀刻工艺之后，避免了接缝引发的穿通效应。在不对间隙填充材料98进行氟处理的情况下，接缝引发的穿通效应可能会在功函数层94/96和间隙填充材料98的剩余部分的上表面97u中产生凹痕(divot)(例如，凹槽或孔)，并且帽盖层101可能无法适当形成在凹痕中或周围。未在凹痕中或周围生长帽盖层101可能由于例如较高电阻而降低器件性能。此外，穿通效应可能会损坏鳍64的顶部。通过避免或减少穿通效应，本公开提高了良率并且实现了更好的器件性能。
66.如图14所示，帽盖层101完全覆盖功函数层94/96和含氟填充材料99的剩余部分的上表面97u。换句话说，帽盖层101完全覆盖(例如，沿其延伸并物理接触)上表面97u。在图14中，帽盖层101从栅极电介质层92的第一内侧壁(例如，面对含氟填充材料99的侧壁)连续地延伸到栅极电介质层92的相对的第二内侧壁。在一些实施例中，帽盖层101具有均匀的厚度。在一些实施例中，帽盖层101的面对衬底50的下表面基本平行于衬底50的主上表面。在图14的示例中，帽盖层101的远离衬底50的上表面与第一栅极间隔件85的上表面85u齐平。在一些实施例中，含氟填充材料99被设置在帽盖层101下方，并且具有在约5埃至约300埃之间的高度h3。
67.接下来，在图15中，使用诸如pvd、cvd等之类的合适的形成方法，在凹槽84中形成诸如硅之类的半导体材料111。接下来，在半导体材料111中形成栅极接触件102以电耦合到帽盖层101。为了形成栅极接触件102(也称为接触插塞)，使用例如光刻和蚀刻在半导体材料111中形成接触开口以暴露帽盖层101。一旦形成接触开口，则在接触开口中依次形成阻挡层104、晶种层(seed layer)109和填充金属110，以形成栅极接触件102。
68.在一些实施例中，阻挡层104包括导电材料(例如，氮化钛)，但是可以替代地利用其他材料(例如，氮化钽、钛、钽等)。可以使用cvd工艺(例如，pecvd)来形成阻挡层104。然而，可以替代地使用其他替代工艺，例如，溅射、金属有机化学气相沉积(mocvd)、或ald。
69.接下来，在阻挡层104之上形成晶种层109。晶种层109可以包括铜、钛、钽、氮化钛、氮化钽等、或其组合，并且可以通过ald、溅射、pvd等来沉积。在一些实施例中，晶种层是金属层，其可以是单层、或包括由不同材料形成的多个子层的复合层。例如，晶种层109可以包括钛层和位于钛层之上的铜层。
70.接下来，填充金属110被沉积在晶种层109之上，并填充接触开口的剩余部分。填充金属110可以是含金属材料(例如，cu、al、w等、其组合、或其多层)，并且可以通过例如电镀、无电镀、或其他适当的方法形成。在形成填充金属110之后，可以执行诸如cmp之类的平坦化工艺以去除阻挡层104、晶种层109和填充金属110的多余部分，这些多余部分在电介质层91的上表面之上(参见图10)和第二栅极间隔件87的上表面之上。阻挡层104、晶种层109和填充金属110的所得剩余部分因此形成栅极接触件102。
71.接下来，在图16中，将半导体材料111替换为电介质材料113。可以通过使用对半导体材料111具有选择性的蚀刻剂的蚀刻工艺来去除半导体材料111。在去除半导体材料111之后，形成电介质材料113(例如，氧化硅、氮化硅、低k电介质材料等)以填充先前被半导体
材料111占据的空间。
72.图17示出了在电介质材料113替换半导体材料111之后的finfet器件100的截面图。如图17所示，分别替换虚设栅极结构75a、75b和75c的金属栅极97a、97b和97c被形成在鳍64之上。本领域的技术人员将理解，可以执行附加的处理以完成finfet器件100的制造，例如在电介质层91之上形成源极/漏极接触件并形成金属化层。为了简洁起见，本文不讨论细节。
73.图18
‑
图20示出了根据另一实施例的制造的各个阶段的finfet器件100a的截面图。finfet器件100a类似于finfet器件100，但是在间隙填充材料98的氟处理期间具有不同水平(例如，更高水平)的氟化。
74.图18的处理遵循图1
‑
图11的处理。换句话说，图1
‑
图11和图18
‑
图20示出了finfet器件100a的处理步骤。在图18中，通过类似于图12的氟处理工艺(例如，热工艺或等离子体工艺)来处理间隙填充材料98以去除接缝81，但是氟化强度要高于图12中的氟处理。氟化强度可以通过例如升高处理温度、增加等离子体工艺的等离子体功率、增加含氟气体的流速和/或增加处理压力来增强。此外，改变用作含氟气体的气体也可以改变氟化强度。由于较高的氟处理工艺的强度，所以氟扩散到间隙填充材料98以及功函数层96的与间隙填充材料98接触的部分中。图18示出了在氟处理之后的金属栅极堆叠的氟掺杂区域99’，其中氟掺杂区域99’包括间隙填充材料98以及功函数层96的与间隙填充材料98接触的部分。注意，在图12中，氟的扩散被限制在间隙填充材料98内，因此，图12的氟掺杂填充材料99具有与间隙填充材料98相同的边界，而图18中的氟掺杂区域99’延伸超过间隙填充材料98的边界。注意，除了氟处理工艺的强度水平之外，其他因素(例如，金属栅极堆叠的材料选择、金属栅极堆叠的不同层的堆叠顺序)也可能会影响氟掺杂区域99’的边界。
75.接下来，在图19中，执行与图13的金属栅极回蚀刻工艺相同或相似的金属栅极回蚀刻工艺，以去除栅极电介质层92的上部、功函数层94/96的上部以及氟掺杂区域99’的上部。在第二栅极间隔件87之间形成凹槽84。栅极电介质层92的剩余部分、功函数层94/96的剩余部分以及氟掺杂区域99’的剩余部分形成finfet器件100a的金属栅极结构97。接下来，使用与图14的沉积工艺相同或相似的沉积工艺，在功函数层94/96的剩余部分和氟掺杂区域99’的剩余部分之上形成帽盖层101。注意，由于较高的氟处理的强度，设置在帽盖层101下方的氟掺杂区域99’具有高度h4，该高度h4大于图14中的氟掺杂填充材料99的高度h3。
76.接下来，执行与图15和图16的处理相同或相似的处理。例如，半导体材料111被形成在凹槽84中，并且栅极接触件102被形成在半导体材料111中，并且电耦合到帽盖层101。接下来，将半导体材料111替换为电介质材料113。图20示出了在电介质材料113替换半导体材料111之后的finfet器件100a的截面图。如图20所示，分别替换虚设栅极结构75a、75b和75c的金属栅极97a、97b和97c被形成在鳍64之上。本领域的技术人员将理解，可以执行附加的处理以完成finfet器件100a的制造，例如在电介质层91之上形成源极/漏极接触件并形成金属化层。为了简洁起见，本文不讨论细节。
77.图21
‑
图23示出了根据又一实施例的制造的各个阶段的finfet器件100b的截面图。finfet器件100b类似于finfet器件100a，但是在间隙填充材料98的氟处理期间具有较高水平的氟化。
78.图21的处理遵循图1
‑
图11的处理。换句话说，图1
‑
图11和图21
‑
图23示出了finfet
器件100b的处理步骤。在图21中，通过类似于图12的氟处理工艺(例如，热工艺或等离子体工艺)来处理间隙填充材料98以去除接缝81，但处于更高的强度(例如，更长的持续时间、更高的温度、和/或更高的含氟气体流速)，以使氟扩散到间隙填充材料98以及功函数层96和94中。图21示出了在氟处理工艺之后的金属栅极堆叠的氟掺杂区域99”，其中氟掺杂区域99”包括所有间隙填充材料98、功函数层96和94。
79.接下来，在图22中，执行与图13的金属栅极回蚀刻工艺相同或相似的金属栅极回蚀刻工艺，以去除栅极电介质层92的上部、功函数层94/96的上部以及氟掺杂区域99”的上部。在第二栅极间隔件87之间形成凹槽84。栅极电介质层92的剩余部分、功函数层94/96的剩余部分以及氟掺杂区域99”的剩余部分形成finfet器件100b的金属栅极结构97。接下来，使用与图14的沉积工艺相同或相似的沉积工艺，在功函数层94/96的剩余部分和氟掺杂区域99”的剩余部分之上形成帽盖层101。
80.接下来，执行与图15和图16的处理相同或相似的处理。例如，半导体材料111形成在凹槽84中，并且栅极接触件102形成在半导体材料111中，并且电连耦合到帽盖层101。接下来，将半导体材料111替换为电介质材料113。图23示出了在电介质材料113替换半导体材料111之后的finfet器件100b的截面图。如图23所示，分别替换虚设栅极结构75a、75b和75c的金属栅极97a、97b和97c被形成在鳍64之上。本领域的技术人员将理解，可以执行附加的处理以完成finfet器件100b的制造，例如在电介质层91之上形成源极/漏极接触件并形成金属化层。为了简洁起见，本文不讨论细节。
81.实施例可以实现优点。例如，氟处理工艺去除了接缝81，从而防止或减小了接缝引发的穿通效应。结果，防止了不生长帽盖层101，并且避免了对鳍64的顶部的损坏，这提高了器件性能和产量。随着半导体制造工艺的继续前进，相邻金属栅极97之间的距离(例如，间距)越来越近。对于诸如5nm或更先进的先进处理节点，金属栅极97之间的小间距可能导致金属栅极泄漏，这降低了所形成的器件的可靠性。与其中在第二栅极间隔件87之间形成金属栅极97(例如，完全去除第一栅极间隔件85并且金属栅极97填充第二栅极间隔件87之间的空间)的参考设计相比，当前公开通过在经凹陷的第一栅极间隔件85之间形成金属栅极97增加了金属栅极97之间的间距，从而减少了金属栅极泄漏并增加了器件可靠性。相邻金属栅极97之间的增加的间距还可以增加相邻栅极接触件102之间的间距，这与栅极接触件102被第二栅极间隔件87围绕的事实相结合，防止或减小了相邻栅极接触件102之间的电短路的可能性。
82.对所公开的实施例的变化和修改是可能的，并且完全旨在被包括在本公开的范围内。例如，在图17、图20和图23中，所有的金属栅极97(例如，97a、97b和97c)具有相同的结构(例如，金属栅极中的相同的膜方案)。在其他实施例中，金属栅极97可以具有不同的结构。例如，每个金属栅极97a、97b和97c可以具有不同的(一个或多个)功函数层，以实现不同的阈值电压，和/或在finfet器件的不同区域(例如，n型器件区域或p型器件区域)中形成金属栅极。作为另一示例，每个金属栅极97a、97b和97c的氟化水平可以不同，使得金属栅极97a可以具有如图17所示的氟掺杂填充材料99，金属栅极97b可以具有如图20所示的氟掺杂区域99’，并且金属栅极97c可以具有如图23所示的氟掺杂区域99”。
83.图24示出了根据一些实施例的制造半导体器件的方法的流程图。应该理解，图24中所示的实施例方法仅仅是许多可能的实施例方法的示例。本领域普通技术人员将认识到
许多变化、替代和修改。例如，可以添加、去除、替换、重新布置、和重复如图24所示的各种步骤。
84.参考图24，在框1010，在鳍之上形成虚设栅极，其中鳍突出于衬底之上。在框1020，用电介质材料包围虚设栅极。在框1030，用替换栅极结构来替换虚设栅极，其中，替换该虚设栅极包括：在电介质材料中形成栅极沟槽，其中，形成栅极沟槽包括去除虚设栅极；在栅极沟槽中形成金属栅极堆叠，其中，形成金属栅极堆叠包括在栅极沟槽中依次形成栅极电介质层、第一功函数层和间隙填充材料；以及扩大栅极沟槽中的间隙填充材料的体积。
85.在实施例中，一种形成半导体器件的方法包括：在鳍之上形成虚设栅极，其中，鳍突出于衬底之上；用电介质材料包围虚设栅极；以及用替换栅极结构来替换虚设栅极，其中替换该虚设栅极包括：在电介质材料中形成栅极沟槽，其中，形成栅极沟槽包括去除虚设栅极；在栅极沟槽中形成金属栅极堆叠，其中，形成该金属栅极堆叠包括在栅极沟槽中依次形成栅极电介质层、第一功函数层和间隙填充材料；以及扩大栅极沟槽中的间隙填充材料的体积。在实施例中，在形成金属栅极堆叠之后并且在扩大之前，在间隙填充材料中存在空腔。在实施例中，在扩大之后，空腔经扩大的间隙填充材料填充。在实施例中，间隙填充材料由含铝材料形成，并且其中，扩大体积包括用含氟化学品来处理间隙填充材料。在实施例中，间隙填充材料由氮化钛铝、碳化钛铝、氮化铝或氧化铝形成。在实施例中，含氟化学品是三氟化氮、四氟化碳或氟。在实施例中，处理间隙填充材料包括在热工艺中用含氟气体来处理间隙填充材料。在实施例中，处理间隙填充材料包括用含氟气体的等离子体来处理间隙填充材料。在实施例中，该方法还包括：蚀刻金属栅极堆叠，使得金属栅极堆叠相对于电介质材料的上表面凹陷；在经凹陷的金属栅极堆叠之上形成帽盖层；以及在帽盖层之上形成栅极接触件。在实施例中，帽盖层沿着间隙填充材料的上表面延伸并与间隙填充材料的上表面接触。在实施例中，帽盖层由钨形成。在实施例中，帽盖层的与间隙填充材料接触的下表面基本平行于衬底的主上表面而延伸。
86.在实施例中，一种形成半导体器件的方法包括：用电介质层包围设置在鳍之上的虚设栅极，其中，鳍突出于衬底之上；去除虚设栅极以在电介质层中形成沟槽；用栅极电介质层来内衬沟槽的侧壁和底部；在栅极电介质层之上形成一个或多个功函数层；用导电材料来填充沟槽，其中，在填充沟槽之后，在导电材料中存在间隙；以及在填充沟槽之后，处理导电材料以扩大导电材料的体积，其中，在处理之后，间隙被去除。在实施例中，导电材料是含铝材料，并且处理导电材料包括用含氟化学品来处理导电材料。在实施例中，处理导电材料包括向导电材料供应含氟气体。在实施例中，处理导电材料包括用含氟气体的等离子体来处理导电材料。在实施例中，该方法还包括：在处理导电材料之后，利用蚀刻工艺使栅极电介质层、一个或多个功函数层以及导电材料凹陷；在一个或多个功函数层和导电材料之上形成帽盖层；以及在帽盖层之上形成接触插塞，并且该接触插塞电耦合到帽盖层。
87.在实施例中，一种半导体器件包括：衬底；鳍，突出于衬底之上；金属栅极结构，位于鳍之上，其中，金属栅极结构包括：栅极电介质层；第一功函数层，位于栅极电介质层之上；第二功函数层，位于第一功函数层之上；以及导电材料，从第二功函数层的上表面延伸到第二功函数层中，其中，导电材料包括铝和氟；以及帽盖层，位于第一功函数层、第二功函数层和导电材料之上并与第一功函数层、第二功函数层和导电材料接触。在实施例中，帽盖层在栅极电介质层的面对导电材料的相对内侧壁之间连续延伸，其中，帽盖层的远离衬底
的上表面与栅极电介质层的远离衬底的上表面齐平。在实施例中，半导体器件还包括：第一栅极间隔件，沿着金属栅极结构的侧壁；以及第二栅极间隔件，沿着第一栅极间隔件的侧壁，其中，第二栅极间隔件比第一栅极间隔件从衬底延伸得更远。
88.上文概述了若干实施例的特征，以使本领域技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该理解的是，他们可以容易地使用本公开作为基础，用于设计或者修改其他工艺和结构，以实现与本文引入的实施例相同的目的和/或达到与本文引入的实施例相同的优点。本领域技术人员还应当认识到，这些等同构造并不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下进行各种改变、替代和变更。
89.示例1.一种形成半导体器件的方法，所述方法包括：在鳍之上形成虚设栅极，其中，所述鳍突出于衬底之上；用电介质材料包围所述虚设栅极；以及用替换栅极结构来替换所述虚设栅极，其中，替换所述虚设栅极包括：在所述电介质材料中形成栅极沟槽，其中，形成所述栅极沟槽包括去除所述虚设栅极；在所述栅极沟槽中形成金属栅极堆叠，其中，形成所述金属栅极堆叠包括在所述栅极沟槽中依次形成栅极电介质层、第一功函数层和间隙填充材料；以及扩大所述栅极沟槽中的所述间隙填充材料的体积。
90.示例2.根据示例1所述的方法，其中，在形成所述金属栅极堆叠之后并且在所述扩大之前，在所述间隙填充材料中存在空腔。
91.示例3.根据示例2所述的方法，其中，在所述扩大之后，所述空腔被经扩大的间隙填充材料填充。
92.示例4.根据示例3所述的方法，其中，所述间隙填充材料由含铝材料形成，并且其中，扩大所述体积包括用含氟化学品来处理所述间隙填充材料。
93.示例5.根据示例4所述的方法，其中，所述间隙填充材料由氮化钛铝、碳化钛铝、氮化铝或氧化铝形成。
94.示例6.根据示例5所述的方法，其中，所述含氟化学品是三氟化氮、四氟化碳或氟。
95.示例7.根据示例4所述的方法，其中，处理所述间隙填充材料包括在热工艺中用含氟气体来处理所述间隙填充材料。
96.示例8.根据示例4所述的方法，其中，处理所述间隙填充材料包括用含氟气体的等离子体来处理所述间隙填充材料。
97.示例9.根据示例1所述的方法，还包括：蚀刻所述金属栅极堆叠，使得所述金属栅极堆叠相对于所述电介质材料的上表面凹陷；在经凹陷的金属栅极堆叠之上形成帽盖层；以及在所述帽盖层之上形成栅极接触件。
98.示例10.根据示例9所述的方法，其中，所述帽盖层沿着所述间隙填充材料的上表面延伸并与所述间隙填充材料的上表面接触。
99.示例11.根据示例10所述的方法，其中，所述帽盖层由钨形成。
100.示例12.根据示例10所述的方法，其中，所述帽盖层的与所述间隙填充材料接触的下表面基本平行于所述衬底的主上表面而延伸。
101.示例13.一种形成半导体器件的方法，所述方法包括：用电介质层包围设置在鳍之上的虚设栅极，其中，所述鳍突出于衬底之上；去除所述虚设栅极以在所述电介质层中形成沟槽；用栅极电介质层来内衬所述沟槽的侧壁和底部；在所述栅极电介质层之上形成一个
或多个功函数层；用导电材料来填充所述沟槽，其中，在填充所述沟槽之后，在所述导电材料中存在间隙；以及在填充所述沟槽之后，处理所述导电材料以扩大所述导电材料的体积，其中，在所述处理之后，所述间隙被去除。
102.示例14.根据示例13所述的方法，其中，所述导电材料是含铝材料，并且处理所述导电材料包括用含氟化学品来处理所述导电材料。
103.示例15.根据示例14所述的方法，其中，处理所述导电材料包括向所述导电材料供应含氟气体。
104.示例16.根据示例14所述的方法，其中，处理所述导电材料包括用含氟气体的等离子体来处理所述导电材料。
105.示例17.根据示例13所述的方法，还包括：在处理所述导电材料之后，利用蚀刻工艺使所述栅极电介质层、所述一个或多个功函数层以及所述导电材料凹陷；在所述一个或多个功函数层和所述导电材料之上形成帽盖层；以及在所述帽盖层之上形成接触插塞，并且所述接触插塞电耦合到所述帽盖层。
106.示例18.一种半导体器件，包括：衬底；鳍，突出于所述衬底之上；金属栅极结构，位于所述鳍之上，其中，所述金属栅极结构包括：栅极电介质层；第一功函数层，位于所述栅极电介质层之上；第二功函数层，位于所述第一功函数层之上；以及导电材料，从所述第二功函数层的上表面延伸到所述第二功函数层中，其中，所述导电材料包括铝和氟；以及帽盖层，位于所述第一功函数层、所述第二功函数层和所述导电材料之上并与所述第一功函数层、所述第二功函数层和所述导电材料接触。
107.示例19.根据示例18所述的半导体器件，其中，所述帽盖层在所述栅极电介质层的面对所述导电材料的相对内侧壁之间连续延伸，其中，所述帽盖层的远离所述衬底的上表面与所述栅极电介质层的远离所述衬底的上表面齐平。
108.示例20.根据示例19所述的半导体器件，还包括：第一栅极间隔件，沿着所述金属栅极结构的侧壁；以及第二栅极间隔件，沿着所述第一栅极间隔件的侧壁，其中，所述第二栅极间隔件比所述第一栅极间隔件从所述衬底延伸得更远。