MIM电容器及其形成方法与流程

mim电容器及其形成方法
技术领域
1.本技术的实施例涉及mim电容器及其形成方法。


背景技术：

2.集成电路(ic)形成在包括数百万或数十亿个晶体管器件的半导体管芯上。晶体管器件被配置为用作开关和/或产生功率增益，以实现逻辑功能性。ic还包括用于控制增益、时间常数和其他ic特性的无源器件。一种类型的无源器件是金属
‑
绝缘体
‑
金属(mim)电容器。mim电容器尤其适用于用于高性能计算(hpc)的去耦电容器。


技术实现要素：

3.本技术的一些实施例提供了一种金属
‑
绝缘体
‑
金属(mim)电容器，包括：底部电极，布置在半导体衬底上方；顶部电极，位于所述底部电极上面；以及电容器绝缘体结构，布置在所述底部电极与所述顶部电极之间，其中：所述电容器绝缘体结构包括第一多个介电结构，所述第一多个介电结构包括第一介电材料；所述电容器绝缘体结构包括第二多个介电结构，所述第二多个介电结构包括不同于所述第一介电材料的第二介电材料；所述电容器绝缘体结构从所述底部电极到所述顶部电极在所述第一介电材料与所述第二介电材料之间周期性地交替；所述第一多个介电结构包括第一介电结构、第二介电结构和第三介电结构；所述第二介电结构布置在所述第一介电结构与所述第三介电结构之间；以及所述第二介电结构具有比所述第一介电结构和所述第三介电结构低的重量百分比(wt％)的四方晶体。
4.本技术的另一些实施例提供了一种金属
‑
绝缘体
‑
金属(mim)电容器，包括：下电极，布置在半导体衬底上方；上电极，位于所述下电极上面；以及电容器绝缘体结构，布置在所述下电极与所述上电极之间，其中：所述电容器绝缘体结构包括介电结构堆叠件，所述介电结构堆叠件包括彼此垂直堆叠的至少五个单个介电结构；所述单个介电结构包括：包括第一介电材料的第一单个介电结构；以及包括第一介电材料的第二单个介电结构；所述第一单个介电结构是所述介电结构堆叠件中的最上单个介电结构；所述第二单个介电结构是所述介电结构堆叠件中的最下单个介电结构；布置在所述第一单个介电结构与所述第二单个介电结构之间的单个介电结构包括第一介电材料、第二介电材料或第三介电材料；所述第二介电材料不同于所述第一介电材料；所述第三介电材料不同于所述第一介电材料和所述第二介电材料；并且布置在所述第一单个介电结构与所述第二单个介电结构之间的单个介电结构从所述第二单个介电结构到所述第一单个介电结构在所述第一介电材料、所述第二介电材料和第三介电材料之间周期性地交替。
5.本技术的又一些实施例提供了一种用于形成金属
‑
绝缘体
‑
金属(mim)电容器的方法，所述方法包括：在半导体衬底上方形成底部电极层；在所述底部电极层上方形成包括第一介电材料的第一介电层，其中，所述第一介电层形成有第一重量百分比(wt％)的四方晶体；在所述第一介电层上方形成包括不同于所述第一介电材料的第二介电材料的第二介电
层，其中，所述第二介电层形成为非晶固体；在所述第二介电层上方形成包括所述第一介电材料的第三介电层，其中，所述第三介电层形成有第二重量百分比的四方晶体；在所述第三介电层上方形成包括所述第二介电材料的第四介电层，其中，所述第四介电层形成为非晶固体；在第四介电层上方形成包括所述第一介电材料的第五介电层，其中，所述第五介电层形成有第三重量百分比的四方晶体，其中，所述第二重量百分比的四方晶体少于所述第一重量百分比的四方晶体和所述第三重量百分比的四方晶体；在所述第五介电层上方形成顶部电极层；以及将所述顶部电极层、所述第五介电层、所述第四介电层、所述第三介电层、所述第二介电层、所述第一介电层和所述底部电极层图案化，以形成所述金属
‑
绝缘体
‑
金属电容器。
附图说明
6.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
7.图1示出具有对称的电容器绝缘体结构的金属
‑
绝缘体
‑
金属(mim)电容器的一些实施例的截面图。
8.图2示出根据一些实施例的图1的mim电容器的能带图。
9.图3a至图3b示出根据一些实施例的图1的mim电容器的各种能带图。
10.图4示出图1的mim电容器的一些实施例的截面图。
11.图5示出图1的mim电容器的一些实施例的截面图。
12.图6示出图1的mim电容器的一些实施例的截面图。
13.图7a至图7b示出根据一些实施例的图6的mim电容器的各种能带图。
14.图8示出图1的mim电容器的一些实施例的截面图。
15.图9示出图1的mim电容器的一些实施例的截面图。
16.图10示出图1的mim电容器的一些实施例的截面图。
17.图11示出包括其中嵌入了图1的mim电容器的一些实施例的互连结构的集成芯片(ic)的一些实施例的截面图。
18.图12示出图11的ic的一些其他实施例的截面图。
19.图13示出图11的ic的一些其他实施例的截面图。
20.图14示出图11的ic的一些其他实施例的截面图。
21.图15示出图11的ic的一些其他实施例的截面图。
22.图16示出图11的ic的一些更详细实施例的截面图。
23.图17示出图11的ic的一些更详细实施例的截面图。
24.图18至图26示出用于形成包括mim电容器的ic的方法的一些实施例的一系列截面图，该mim电容器具有对称的电容器绝缘体结构。
25.图27示出用于形成包括mim电容器的ic的方法的一些实施例的流程图，该mim电容器具有对称的电容器绝缘体结构。
具体实施方式
26.以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
27.而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
28.金属
‑
绝缘体
‑
金属(mim)电容器包括底部电极、底部电极上方的顶部电极以及底部电极与顶部电极之间的电容器绝缘体结构。一种用于形成mim电容器的方法可以包括例如：1)沉积底部电极层；2)在底部电极层上方沉积一次或多次多层高k介电膜；3)在多层高k介电膜的一个或多个实例上沉积顶部电极层；4)将顶部和底部电极层以及多层高k介电膜的实例图案化成mim电容器。顶部和底部电极层被图案化成顶部和底部电极，并且多层高k介电膜的实例被图案化成电容器绝缘体结构。顶部电极与底部电极共享共同的金属，并且因此具有相同的金属功函数。多层高k介电膜包括底部高k介电结构和位于底部高k介电结构上面的顶部高k介电结构。
29.底部高k介电结构被配置为改善mim电容器的泄漏性能(例如，降低漏电流)。由于底部高k介电结构是非晶固体，因此底部高k介电结构可以改善漏电流(例如，非晶固体可以防止漏电流通过顶部高k介电结构的晶界)。如此，底部高k介电结构包括与顶部高k介电结构不同的高k介电材料(例如，以确保底部高k介电结构是非晶固体)。由于底部高k介电结构与顶部高k介电结构包括不同的高k介电材料，因此底部高k介电结构与顶部高k介电结构具有不同的电子亲和力。通常，底部高k介电结构与顶部高k介电结构的电子亲和力之间的差较大(例如，大于或等于约1.4伏(v))。
30.mim电容器的挑战在于电容器绝缘体结构是不对称的。底部高k介电结构位于底部电极，并且顶部高k介电结构位于顶部电极，使得电容器绝缘体结构的下半部不是电容器绝缘体上半部的镜像介电材料的结构。因为电容器绝缘体结构是不对称的，所以当mim电容器正向和反向偏置时，mim电容器的击穿电压是不同的。换句话说，当mim电容器正向偏置时，mim电容器具有正向偏置击穿电压，而当mim电容器反向偏置时，mim电容器具有与正向偏置击穿电压不同的反向偏置击穿电压。此外，由于电容器绝缘体结构是不对称的，并且由于底部高k介电结构与顶部高k介电结构的电子亲和力之间的差较大，因此mim电容器的正向偏置击穿电压与mim电容器的反向偏置击穿电压之间的差较大。
31.例如，当正向偏置时，如果电场足够强以使电子克服从底部电极的费米能级到底部高k介电结构的导电带边的能垒高度，则mim电容器可能会击穿。当反向偏置时，如果电场足够强以使电子克服从顶部电极的费米能级到顶部高k介电结构的导电带边的能垒高度，
则mim电容器可能会击穿。由于顶部电极与底部电极具有相同的功函数，并且底部和顶部高k介电结构具有不同的电子亲和力，因此从底部电极的费米能级到底部高k电介质的导电带边的能垒高度与从顶部电极的费米能级到顶部高k介电结构的导电带边的能垒高度不同。如此，当mim电容器正向偏置时，底部高k介电结构可以至少部分地定义击穿电压，而当mim电容器反向偏置时，顶部高k介电结构可以至少部分地定义击穿电压。因此，mim电容器的正向偏置击穿电压不同于mim电容器的反向偏置击穿电压。此外，由于底部高k介电结构与顶部高k介电结构的电子亲和力之间的差较大，因此mim电容器的正向偏置击穿电压与mim电容器的反向偏置击穿电压之间的差较大。
32.由于mim电容器的正向偏置击穿电压不同于mim电容器的反向偏置击穿电压，因此在某些应用中使用mim电容器时，其效用可能会受到限制。更具体地，由于mim电容器的正向偏置击穿电压与mim电容器的反向偏置击穿电压之间的差较大，因此在mim电容器用于双极应用时，其效用可能会受到限制。例如，当用作高性能计算(hpc)的去耦电容器时，mim电容器可能会受到两个击穿电压中的较小者的限制(例如，如果mim电容器的正向偏置击穿电压小于mim电容器的反向偏置击穿电压，则mim电容器可能会受到mim电容器的较小的正向偏置击穿电压的限制)。
33.本技术的各个实施例针对一种mim电容器，其包括对称的电容器绝缘体结构。电容器绝缘体结构布置在顶部电极与底部电极之间。电容器绝缘体结构包括彼此垂直堆叠的至少三个介电结构。就所述介电结构的介电材料而言，所述电容器绝缘体结构的下半部是所述电容器绝缘体结构的上半部的镜像。因为就介电结构的介电材料而言，电容器绝缘体结构的下半部是电容器绝缘体结构的上半部的镜像，所以电容器绝缘体结构是对称的。因为电容器绝缘体结构是对称的，所以mim电容器的正向偏置击穿电压与mim电容器的反向偏置击穿电压之间的差相对较小(例如，小于具有不对称电容器绝缘体结构的mim电容器的正向偏置击穿电压与反向偏置击穿电压之间的较大差)。因此，对称电容器绝缘体结构可以改善(例如，增加)mim电容器的效用。更具体地，当用于双极应用(例如，用作用于hpc的去耦电容器)时，对称电容器绝缘体结构可以改善(例如，增加)mim电容器的效用。
34.图1示出具有对称的电容器绝缘体结构的金属
‑
绝缘体
‑
金属(mim)电容器102的一些实施例的截面图100。
35.如图1的截面图100所示，mim电容器102包括布置在底部电极106与顶部电极108之间的电容器绝缘体结构104。顶部电极108位于底部电极106上面。电容器绝缘体结构104位于底部电极106上面，并且顶部电极108位于电容器绝缘体结构104上面。顶部电极108限定或以其他方式电耦合至mim电容器102的第一端子t1，并且底部电极106限定或以其他方式电耦合至mim电容器102的第二端子t2。
36.底部电极106和顶部电极108是导电的，并且可以例如是或包括钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)、某些其他导电材料或前述各项的组合。在一些实施例中，底部电极106和顶部电极108是或包括相同的材料。例如，在一些实施例中，顶部电极108和底部电极106两者是或包括氮化钛(tin)。
37.电容器绝缘体结构104包括第一多个介电结构110。例如，电容器绝缘体结构104包括第一介电结构110a和第二介电结构110b。电容器绝缘体结构104还包括第三介电结构112。第三介电结构112在第一介电结构110a与第二介电结构110b之间。第三介电结构112被
配置为改善mim电容器102的泄漏性能(例如，降低漏电流)。第一介电结构110a位于底部电极106上面，第三介电结构112位于第一介电结构110a上面，并且第二介电结构110b位于第三介电结构112上面。
38.第一介电结构110a比第二介电结构110b和第三介电结构112两者更靠近底部电极106。第二介电结构110b比第一介电结构110a和第三介电结构112两者更靠近顶部电极108。在一些实施例中，第三介电结构112接触(例如，直接接触)第一介电结构110a和第二介电结构110b。在其他实施例中，第一介电结构110a接触(例如，直接接触)底部电极106。在又其他实施例中，第二介电结构110b接触(例如，直接接触)顶部电极108。
39.第一多个介电结构110可以例如是或包括氧化锆(zro2)、氧化铝(al2o3)、氧化铪(hfo2)、氧化钽(ta2o5)、氧化硅(sio2)、某一其他介电材料或前述各项的任何组合。在一些实施例中，第一多个介电结构110是或包括金属氧化物(例如，zro2、al2o3、hfo2、ta2o5等)和/或是或包括高k电介质。高k电介质可以例如是介电常数大于约3.9或某一其他合适值的介电材料。
40.第三多个介电结构112可以例如是或包括氧化锆(zro2)、氧化铝(al2o3)、氧化铪(hfo2)、氧化钽(ta2o5)、氧化硅(sio2)、某一其他介电材料或前述各项的任何组合。在一些实施例中，第三多个介电结构112是或包括金属氧化物(例如，zro2、al2o3、hfo2、ta2o5等)和/或是或包括高k电介质。在一些实施例中，第三介电结构112是非晶固体(例如，非晶zro2、al2o3、hfo2、ta2o5等)。
41.第一多个介电结构110是或包括相同的介电材料。例如，第一介电结构110a和第二介电结构110b两者是或包括第一介电材料。第三介电结构112是或包括不同于第一介电材料的第二介电材料。例如，在一些实施例中，第一介电结构110a和第二介电结构110b两者是或包括氧化锆(zro2)，并且第三介电结构112是或包括氧化铝(al2o3)。在此类实施例中，可以说电容器绝缘体结构104具有zaz介电结构堆叠件，其中，“z”对应于第一介电材料(例如，zro2)的第一个字母，并且“a”对应于第二介电材料(例如，al2o3)的第一个字母。应了解，电容器绝缘体结构104可以具有介电结构堆叠件的其他配置，诸如aza、hzh、zhz、ztz、tzt等。
42.电容器绝缘体结构104是对称的。电容器绝缘体结构104是对称的，因为就电容器绝缘体结构104的介电结构的介电材料而言，电容器绝缘体结构104的下半部是电容器绝缘体结构104的上半部的镜像。例如，对称轴线114横向延伸穿过第三介电结构112。因此，电容器绝缘体结构104的下半部包括第一介电结构110a以及第三介电结构112的第一部分(例如，下半部)，并且电容器绝缘体结构104的上半部包括第二介电结构110b以及第三介电结构112的第二部分(例如，上半部)。第一介电结构110a和第二介电结构110b是或包括第一介电材料，而第三介电结构112是或包括第二介电材料。因此，就电容器绝缘体结构104的介电结构的介电材料而言，电容器绝缘体结构104的下半部是电容器绝缘体结构104的上半部在对称轴线114上的镜像。
43.因为电容器绝缘体结构104是对称的，所以mim电容器102的正向偏置击穿电压与mim电容器102的反向偏置击穿电压之间的差较小(例如，小于或等于约0.9伏(v))。因此，电容器绝缘体结构104可以改善(例如，增加)mim电容器102的效用。更具体地，当用于双极性应用(例如，用作用于hpc的去耦电容器)时，电容器绝缘体结构104可以改善(例如，增加)mim电容器102的效用。在一些实施例中，mim电容器102的正向偏置击穿电压与mim电容器
102的反向偏置击穿电压之间的差相比于用于双极性应用的典型mim电容器(例如，具有不对称电容器绝缘体结构的mim电容器)的正向偏置击穿电压与反向偏置击穿电压之间的差改善约35％(例如，减小35％)。
44.图2示出根据一些实施例的图1的mim电容器102的能带图200。图2的能带图200示出当mim电容器102处于平衡时(例如，既没有正向偏置也没有反向偏置)。
45.如图2的能带图200所示，配置能带图200，以使得底部电极106、顶部电极108、第一介电结构110a、第二介电结构110b和第三介电结构112的能带结构沿着真空能级e
vac
对准(例如，以相同能级)。
46.底部电极106具有功函数202，其至少部分地取决于底部电极106的材料。底部电极106的功函数202是底部电极106的费米能级与真空能级e
vac
之间的能量差。顶部电极108具有功函数204，其至少部分地取决于顶部电极108的材料。顶部电极108的功函数204是顶部电极108的费米能级与真空能级e
vac
之间的能量差。在一些实施例中，底部电极106的功函数202与顶部电极108的功函数204基本相同。例如，在一些实施例中，顶部电极108和底部电极106是或包括相同的材料(例如，tin)，因此底部电极106的功函数202与顶部电极108的功函数204基本相同。
47.第一介电结构110a具有电子亲和力206，其至少部分地取决于第一介电结构110a的材料。第一介电结构110a的电子亲和力206是第一介电结构110a的导电带边与真空能级e
vac
之间的能量差。第二介电结构110b具有电子亲和力208，其至少部分地取决于第二介电结构110b的材料。第二介电结构110b的电子亲和力208是第二介电结构110b的导电带边与真空能级e
vac
之间的能量差。第一介电结构110a的电子亲和力206与第二介电结构110b的电子亲和力208基本相同。在一些实施例中，至少部分地由于第一介电结构110a和第二介电结构110b是或包括相同的介电材料(例如zro2)，因此第一介电结构110a的电子亲和力206与第二介电结构110b的电子亲和力208基本相同。
48.图3a至图3b示出根据一些实施例的图1的mim电容器102的各种能带图。
49.图3a示出mim电容器102正向偏置(例如，第二端子t2是注入位点)时的mim电容器102的一些实施例的能带图300a。
50.如图3a的能带图300a所示，当mim电容器102正向偏置时，在底部电极106与第一介电结构110a之间存在第一带偏移φ
b1
。第一带偏移φ
b1
是mim电容器102正向偏置时的底部电极106的费米能级与第一介电结构110a的导电带边之间的能量差。换句话说，当mim电容器102反向偏置时，第一能带偏移φ
b1
是底部电极106的功函数202与第一介电结构110a的电子亲和力206之间的能量差。
51.当mim电容器102正向偏置时，mim电容器102具有正向偏置击穿电压(例如，致使电容器绝缘体结构104的一部分变得导电的最小电压)。如果向mim电容器102施加的电压使mim电容器102正向偏置并且超过(或接近)正向偏置击穿电压，则mim电容器102可能发生故障(例如，由于电容器绝缘体结构104的电击穿)。正向偏置击穿电压至少部分地取决于第一带偏移φ
b1
。例如，如果向mim电容器102施加致使mim电容器102正向偏置并且超过(或接近)正向偏置击穿电压的电压，则一个或多个电子(在图3a和图3b由黑点表示)可以具有足够的能量以克服第一带偏移φ
b1
(和/或接近第一介电结构110a的导电带边)，从而引起电容器绝缘体结构104的电击穿(例如，由于一个或多个击穿机制，诸如电子跳跃、电子隧穿等)。
52.图3b示出mim电容器102反向偏置时(例如，第一端子t1是注入位点)的mim电容器102的一些实施例的能带图300b。
53.如图3b的能带图300b所示，当mim电容器102反向偏置时，在顶部电极108与第二介电结构110b之间存在第二带偏移φ
b2
。第二带偏移φ
b2
是mim电容器102反向偏置时的顶部电极108的费米能级与第二介电结构110b的导电带边之间的能量差。换句话说，当mim电容器102反向偏置时，第二能带偏移φ
b2
是顶部电极108的功函数204与第二介电结构110b的电子亲和力208之间的能量差。
54.当mim电容器102反向偏置时，mim电容器102具有反向偏置击穿电压(例如，致使电容器绝缘体结构104的一部分变得导电的最小电压)。如果向mim电容器102施加的电压使mim电容器102反向偏置并且超过(或接近)反向偏置击穿电压，则mim电容器102可能发生故障(例如，由于电容器绝缘体结构104的电击穿)。反向偏置击穿电压至少部分地取决于第二带偏移φ
b2
。例如，如果向mim电容器102施加致使mim电容器102反向偏置并超过(或接近)正向偏置击穿电压的电压，则一个或多个电子可具有足够的能量来克服第二带偏移φ
b2
(和/或接近第二介电结构110b的导电带边)，从而引起电容器绝缘体结构104的电击穿(例如，由于一个或多个击穿机制，诸如电子跳跃、电子隧穿等)。
55.因为电容器绝缘体结构104是对称的，所以第一带偏移φ
b1
与第二带偏移φ
b2
基本相同。因此，mim电容器102的正向偏置击穿电压与mim电容器102的反向偏置击穿电压之间的差较小。因此，当用于双极性应用(例如，用作用于hpc的去耦电容器)时，电容器绝缘体结构104可以改善(例如，增加)mim电容器102的效用。例如，当用于双极性应用时，因为mim电容器102的正向偏置击穿电压和mim电容器102的反向偏置击穿电压中的较小者会限制mim电容器102在双极性应用中的效用，所以mim电容器102的正向偏置击穿电压与mim电容器102的反向偏置击穿电压之间的较小差可以相比于典型的mim电容器(例如，具有不对称电容器绝缘体结构的mim电容器)改善(例如，增加)mim电容器102的效用。更具体地，mim电容器102的正向偏置击穿电压与mim电容器102的反向偏置击穿电压之间的较小差可以相比于典型的mim电容器增加电容器绝缘体结构104的有效势垒高度(例如，从约1.6电子伏特(ev)增加至约3.0ev)。
56.第三介电结构112具有电子亲和力210，其至少部分地取决于第三介电结构112的材料。第三介电结构112的电子亲和力210是第三介电结构112的导电带边与真空能级e
vac
之间的能量差。在一些实施例中，第三介电结构112的电子亲和力210不同于第一介电结构110a的电子亲和力206和第二介电结构110b的电子亲和力208。在一些实施例中，至少部分地由于第三介电结构112是或包括与第一介电结构110a和第二介电结构110b的介电材料(例如，zro2)不同的介电材料(例如，al2o3)，因此第三介电结构112的电子亲和力210与第一介电结构110a的电子亲和力206和第二介电结构110b的电子亲和力208不同。在又其他实施例中，第三介电结构112的电子亲和力210小于第一介电结构110a的电子亲和力206和第二介电结构110b的电子亲和力208。在一些实施例中，因为第三介电结构112的电子亲和力210小于第一介电结构110a的电子亲和力206和第二介电结构110b的电子亲和力208，所以第三介电结构112可以改善mim电容器102的泄漏性能(例如，减小漏电流)(例如，通过降低一个或多个电子隧穿电容器绝缘体结构104的可能性)。
57.在一些实施例中，第三介电结构112的电子亲和力210也可以至少部分地取决于第
三介电结构112的内部原子结构。例如，第三介电结构112可以是非晶固体(例如，非晶al2o3)，因此第三介电结构112具有电子亲和力210。因此，在一些实施例中，至少部分地由于第三介电结构112是非晶固体，因此第三介电结构112可以改善mim电容器102的泄漏性能。
58.图4示出图1的mim电容器102的一些实施例的截面图400。
59.如图4的截面图400所示，第一介电结构110a和第二介电结构110b都具有第一厚度402。第一厚度402可以介于约10埃与约之间。如果第一厚度402小于约则mim电容器102的电容密度可能太小而不能可靠地用作用于hpc的去耦电容器。如果第一厚度402大于约则mim电容器102的泄漏性能可能太差(例如，泄漏太高)而不能可靠地用作用于hpc的去耦电容器。
60.第三介电结构112具有小于或等于第一厚度402的第二厚度404。第二厚度404大于约如果第二厚度404小于约则mim电容器102的泄漏性能可能太差而不能可靠地用作用于hpc的去耦电容器。如果第二厚度404大于第一厚度402，则可能增加制造成本而没有任何明显的性能益处。在一些实施例中，第一厚度402为约并且第二厚度为约第一厚度402为约并且第二厚度为约第一厚度402为约并且第二厚度为约或者第一厚度402为约并且第二厚度为约在一些实施例中，电容器绝缘体结构104的总厚度(例如，电容器绝缘体结构104的介电结构的所有厚度的总和)介于约与之间。
61.在一些实施例中，电容器绝缘体结构104是对称的，因为就电容器绝缘体结构104的介电结构的厚度而言，电容器绝缘体结构104的下半部是电容器绝缘体结构104的上半部的镜像。例如，对称轴线114横向延伸穿过第三介电结构112。因此，电容器绝缘体结构104的下半部包括第一介电结构110a以及第三介电结构112的第一部分(例如，下半部)，并且电容器绝缘体结构104的上半部包括第二介电结构110b以及第三介电结构112的第二部分(例如，上半部)。第一介电结构110a和第二介电结构110b具有第一厚度402，并且第三介电结构112具有第二厚度404。因此，就电容器绝缘体结构104的介电结构的厚度而言，电容器绝缘体结构104的下半部是电容器绝缘体结构104的上半部在对称轴线114上的镜像。
62.在一些实施例中，第一介电结构110a的电子亲和力206、第二介电结构110b的电子亲和力208和第三介电结构112的电子亲和力210至少部分地取决于第一介电结构110a、第二介电结构110b和第三介电结构112的厚度。因此，第一带偏移φ
b1
和第二带偏移φ
b2
分别至少部分地取决于第一介电结构110a和第二介电结构110b的厚度。因此，因为电容器绝缘体结构104在电容器绝缘体结构104的介电结构的厚度方面也是对称的，所以当用于双极应用时，可以进一步改善mim电容器102的效用(例如，由于甚至第一带偏移φ
b1
与第二带偏移φ
b2
之间的较小差)。
63.图5示出图1的mim电容器102的一些实施例的截面图500。
64.如图5的截面图500所示，第一多个介电结构110包括一个或多个晶体502(例如，第一多个介电结构110是单晶固体和/或多晶固体)。一个或多个晶体502(例如，微晶)的每个均具有晶格。一个或多个晶体502的晶格可以是例如单斜晶、四方晶、立方晶等。在一些实施例中，因为第一多个介电结构110包括一个或多个晶体502，所以mim电容器102可以具有更
好(例如，更高)的电容密度。在一些实施例中，第一多个介电结构110包括一个或多个晶体502，而第三介电结构112是非晶固体。在其他实施例中，因为第一多个介电结构110包括一个或多个晶体502，并且因为第三介电结构112是非晶固体，所以mim电容器102可以具有高的电容密度和良好的泄漏性能(例如，低泄漏)。
65.在一些实施例中，第一介电结构110a的一个或多个晶体502具有不同的晶格。例如，第一介电结构110a的一个或多个晶体502是小于或等于约20重量百分比(wt％)的单斜晶体、小于或等于约20wt％的立方晶体以及约40wt％与80wt％之间的四方晶体。在其他实施例中，第一介电结构110a的一个或多个晶体502的晶格可以相同(例如，四方晶)。在一些实施例中，因为第一介电结构110a的一个或多个晶体502是小于或等于约20wt％的单斜晶体、小于或等于约20wt％的立方晶体以及约40wt％与80wt％之间的四方晶体时，所以mim电容器102可以具有更好的(例如，甚至更高)的电容密度和更好的(例如，甚至更高)的泄漏性能(例如，甚至更低的泄漏)。
66.在一些实施例中，第二介电结构110b的一个或多个晶体502具有不同的晶格。例如，第二介电结构110b的一个或多个晶体502是小于或等于约20wt％的单斜晶体、小于或等于约20wt％的立方晶体以及约40wt％与80wt％之间的四方晶体。在其他实施例中，第二介电结构110b的一个或多个晶体502的晶格可以是相同的(例如，四方晶)。在一些实施例中，因为第二介电结构110b的一个或多个晶体502是小于或等于约20wt％的单斜晶体、小于或等于约20wt％的立方晶体以及约40wt％与80wt％之间的四方晶体时，所以mim电容器102可以具有更好的(例如，甚至更高)的电容密度和更好的(例如，甚至更高)的泄漏性能(例如，甚至更低的泄漏)。
67.在一些实施例中，第二介电结构110b的一个或多个晶体502的晶格可以与第一介电结构110a的一个或多个晶体502的晶格基本相同。例如，第二介电结构110b的一个或多个晶体502可以包括与第一介电结构110a基本相同百分比的单斜晶体、立方晶体和四方晶体。在此类实施例中，当正向和反向偏置时，mim电容器102可以具有良好的电容密度(例如，当在预定对应电压下正向偏置和反向偏置时，具有相同的电容密度值)。
68.图6示出图1的mim电容器102的一些实施例的截面图600。
69.如图6的截面图600所示，第一电容器界面层602布置在电容器绝缘体结构104与底部电极106之间。在一些实施例中，第一电容器界面层602接触(例如，直接接触)底部电极106。在其他实施例中，第一电容器界面层602接触(例如，直接接触)电容器绝缘体结构104。在又其他实施例中，第一电容器界面层602接触(例如，直接接触)第一介电结构110a。
70.第一电容器界面层602包括金属元素(例如，钛(ti)、钽(ta)等)和非金属元素(例如，氮(n)、氧(o)等)。底部电极106包括第一电容器界面层602的金属元素。在一些实施例中，第一电容器界面层602包括金属元素、非金属元素和氧(o)。例如，底部电极106是或包括氮化钛(tin)，并且第一电容器界面层602是或包括氮氧化钛(tion)。第一电容器界面层602具有不同于(例如，小于)第一介电结构110a的电子亲和力206的电子亲和力。
71.图7a至图7b示出根据一些实施例的图6的mim电容器102的各种能带图。
72.图7a示出mim电容器102正向偏置时的mim电容器102的一些实施例的能带图700a。
73.如图7a的能带图700a所示，当mim电容器102反向偏置时，在底部电极106与第一电容器界面层602之间存在第三带偏移φ
b3
。第三带偏移φ
b3
是mim电容器102正向偏置时的底
部电极106的费米能级与第一电容器界面层602的导电带边之间的能量差。换句话说，当mim电容器102正向偏置时，第三带偏移φ
b3
是底部电极106的功函数202与第一电容器界面层602的电子亲和力之间的能量差。mim电容器102的正向偏置击穿电压可以取决于第三带偏移φ
b3
。
74.图7b示出mim电容器102正向偏置时的mim电容器102的一些实施例的能带图700b。
75.如图7b的能带图700b所示，当mim电容器102反向偏置时，在顶部电极108与第二介电结构110b之间存在第二带偏移φ
b2
。在一些实施例中，第三带偏移φ
b3
可以小于第二带偏移φ
b2
。反向偏置击穿电压至少部分地取决于第二带偏移φ
b2
。
76.尽管第三带偏移φ
b3
可以小于第二带偏移φ
b2
，但第三带偏移φ
b3
与第二带偏移φ
b2
之间的差仍然相对小于具有不对称电容器绝缘体结构的相应mim电容器(例如，具有不对称电容器绝缘体结构的电容器mim，其中，界面层布置在不对称电容器绝缘体结构与底部电极之间)。因此，通过mim电容器102的正向偏置击穿电压与反向偏置击穿电压之间具有较小的差，电容器绝缘体结构104可以改善(例如，增加)mim电容器102在用于双极应用(例如，用作用于hpc的去耦电容器)时的效用。
77.图8示出图1的mim电容器102的一些实施例的截面图800。
78.如图8的截面图800所示，第二电容器界面层802布置在电容器绝缘体结构104与顶部电极108之间，并且第一电容器界面层602布置在电容器绝缘体结构104与底部电极106之间。在一些实施例中，第二电容器界面层802接触(例如，直接接触)顶部电极108。在其他实施例中，第二电容器界面层802接触(例如，直接接触)电容器绝缘体结构104。在又其他实施例中，第二电容器界面层802接触(例如，直接接触)第二介电结构110b。
79.第二电容器界面层802包括金属元素(例如，钛(ti)、钽(ta)等)和非金属元素(例如，氮(n)、氧(o)等)。顶部电极108包括第二电容器界面层802的金属元素。在一些实施例中，第二电容器界面层802包括金属元素、非金属元素和氧(o)。例如，顶部电极108是或包括氮化钛(tin)，并且第二电容器界面层802是或包括氮氧化钛(tion)。第二电容器界面层802具有不同于(例如，小于)第二介电结构110b的电子亲和力208的电子亲和力。
80.在一些实施例中，第二电容器界面层802和第一电容器界面层602是相同的材料(例如，tion)。在其他实施例中，第二电容器界面层802的电子亲和力可以与第一电容器界面层602的电子亲和力基本相同。因此，通过mim电容器102的正向偏置击穿电压与反向偏置击穿电压之间具有较小的差，电容器绝缘体结构104可以改善(例如，增加)mim电容器102在用于双极应用时的效用。在其他实施例中，第二电容器界面层802的厚度与第一电容器界面层602的厚度基本相同。在此类实施例中，第二电容器界面层802的电子亲和力甚至可以更接近第一电容器界面层602的电子亲和力。因此，通过mim电容器102的正向偏置击穿电压与反向偏置击穿电压之间具有甚至更小的差，电容器绝缘体结构104可以改善mim电容器102在用于双极应用时的效用。
81.图9示出图1的mim电容器102的一些实施例的截面图900。
82.如图9的截面图900所示，电容器绝缘体结构104包括第一多个介电结构110和第二多个介电结构902。第一多个介电结构110与第二多个介电结构902彼此垂直堆叠。第一多个介电结构110中的每个与第二多个介电结构902中的一个彼此分离，并且反之亦然。
83.在一些实施例中，第一多个介电结构110包括第一介电结构110a、第二介电结构
110b和第四介电结构110c。在一些实施例中，第四介电结构110c是第一多个介电结构110中的中间介电结构。例如，第四介电结构110c垂直布置在第一介电结构110a与第二介电结构110b之间。在一些实施例中，第二多个介电结构902包括第五介电结构902a和第六介电结构902b。在其他实施例中，第二多个介电结构902是非晶固体。
84.第一多个介电结构110包括n个介电结构，其中，n大于或等于二(2)。第二多个介电结构902包括m个介电结构，其中，m等于n减去一(1)。例如，如图9的截面图900所示，n为三(3)并且m为二(2)。应了解，n可以是大于或等于2的任何整数。
85.第一多个介电结构110可以例如是或包括氧化锆(zro2)、氧化铝(al2o3)、氧化铪(hfo2)、氧化钽(ta2o5)、氧化硅(sio2)、某一其他介电材料或前述各项的任何组合。在一些实施例中，第一多个介电结构110是或包括金属氧化物(例如，zro2、al2o3、hfo2、ta2o5等)和/或是或包括高k电介质。第二多个介电结构902可以例如是或包括氧化锆(zro2)、氧化铝(al2o3)、氧化铪(hfo2)、氧化钽(ta2o5)、氧化硅(sio2)、某一其他介电材料或前述各项的任何组合。在一些实施例中，第二多个介电结构902是或包括金属氧化物(例如，zro2、al2o3、hfo2、ta2o5等)和/或是或包括高k电介质。
86.第一多个介电结构110是或包括相同的介电材料。例如，第一介电结构110a、第二介电结构110b和第四介电结构110c是或包括第一介电材料。第二多个介电结构902是或包括相同的介电材料。例如，第五介电结构902a和第六介电结构902b是或包括不同于第一介电材料的第二介电材料。更具体地，在一些实施例中，第一介电结构110a、第二介电结构110b和第四介电结构110c是或包括氧化锆(zro2)，并且第五介电结构902a和第六介电结构902b是或包括氧化铝(al2o3)。
87.电容器绝缘体结构104从底部电极106到顶部电极108在第一介电材料与第二介电材料之间周期性地交替。例如，如图9的截面图900所示，电容器绝缘体结构104在第一介电材料(例如，zro2)与第二介电材料(例如，al2o3)之间来回交替。在此类实施例中，可以说电容器绝缘体结构104具有zazaz介电结构堆叠件，其中，“z”对应于第一介电材料(例如，zro2)的第一个字母，并且“a”对应于第二介电材料(例如，al2o3)的第一个字母。应了解，电容器绝缘体结构104可以具有介电结构堆叠件的其他配置，诸如azaza、hzhzh、zhzhz、tatat、atata、ztztz、tztzt等。
88.电容器绝缘体结构104是对称的。电容器绝缘体结构104是对称的，因为就电容器绝缘体结构104的介电结构的介电材料而言，电容器绝缘体结构104的下半部是电容器绝缘体结构104的上半部的镜像。例如，对称轴线114横向延伸穿过第四介电结构110c，并且就电容器绝缘体结构104的介电结构的介电材料而言，电容器绝缘体结构104的下半部是电容器绝缘体结构104的上半部的镜像。在一些实施例中，就电容器绝缘体结构104的介电结构的介电材料而言，电容器绝缘体结构104的下半部是电容器绝缘体结构104的上半部的镜像，因为电容器绝缘体结构104从底部电极106到顶部电极108在第一介电材料与第二介电材料之间周期性地交替。
89.因为电容器绝缘体结构104是对称的，所以mim电容器102的正向偏置击穿电压与mim电容器102的反向偏置击穿电压之间的差较小。因此，电容器绝缘体结构104可以改善(例如，增加)mim电容器102的效用。更具体地，当用于双极性应用(例如，用作用于hpc的去耦电容器)时，电容器绝缘体结构104可以改善(例如，增加)mim电容器102的效用。
90.在一些实施例中，第二多个介电结构902的每个均具有第二厚度404。在其他实施例中，第一介电结构110a和第二介电结构110b都具有第一厚度402，并且第四介电结构110c具有第三厚度904。第三厚度904可以介于约与约之间。如果第三厚度904小于约，则mim电容器102的电容密度可能太小而不能可靠地用作用于hpc的去耦电容器。如果第三厚度904大于约则mim电容器102的泄漏性能可能太差(例如，泄漏太高)而不能可靠地用作用于hpc的去耦电容器。
91.在一些实施例中，第三厚度904与第一厚度402基本相同。在其他实施例中，第三厚度904不同于第一厚度402。例如，在一些实施例中，第三厚度904小于第一厚度402。在其他实施例中，第三厚度904介于约与约之间，并且第一厚度介于约与约之间。在一些实施例中，因为第三厚度904的厚度(例如，介于约与约之间)小于第一厚度402(例如，介于约与约之间)，所以mim电容器102可以具有改善的泄漏性能。
92.在一些实施例中，第一多个介电结构110包括一个或多个晶体502(参见例如图5)。在一些实施例中，第一多个介电结构110包括一个或多个晶体502，而第二多个介电结构902是非晶固体。在一些实施例中，第一多个介电结构110的一个或多个晶体502的晶格是相同的。例如，第一介电结构110a的一个或多个晶体502可以包括与第二介电结构110b和第四介电结构110c两者基本相同百分比的单斜晶体、立方晶体和四方晶体。
93.在其他实施例中，第一介电结构110a和第二介电结构110b的一个或多个晶体502的晶格基本相同，而第四介电结构110c的一个或多个晶体502的晶格不同。例如，第一介电结构110a和第二介电结构110b具有基本相似百分比的单斜晶体、立方晶体和/或四方晶体，而第四介电结构110c具有不同百分比的单斜晶体、立方晶体和/或四方晶体。更具体地，在一些实施例中，第四介电结构110c具有比第一介电结构110a和/或第二介电结构110b两者低的百分比的四方晶体。例如，第四介电结构110c的一个或多个晶体502是小于或等于约20wt％的单斜晶体、小于或等于约20wt％的立方晶体以及介于约40wt％与80wt％之间的四方晶体，并且第一介电结构110a和第二介电结构110b两者的一个或多个晶体502是大于80wt％的四方晶体。在此类实施例中，mim电容器102可以具有高的电容密度和良好的泄漏性能。在其他实施例中，因为第三厚度904的厚度(例如，介于约与约之间)不同于第一厚度402(例如，介于约与约之间)，并且因为第四介电结构110c的一个或多个晶体502不同于第一介电结构110a和第二介电结构110b的晶体，所以mim电容器102可以具有甚至更好的泄漏性能。
94.图10示出图1的mim电容器102的一些实施例的截面图1000。
95.如图10的截面图1000所示，电容器绝缘体结构104包括第一多个介电结构110、第二多个介电结构902和第三多个介电结构1002。第一多个介电结构110、第二多个介电结构902与第三多个介电结构1002彼此垂直堆叠。第一多个介电结构110中的每个通过第三多个介电结构1002中的至少一个和第二多个介电结构902中的一个彼此分离。第二多个介电结构902中的每个通过第一多个介电结构110中的至少一个和第三多个介电结构1002中的一个彼此分离。第三多个介电结构1002中的每个通过第一多个介电结构110中的至少一个彼
此分离。在一些实施例中，第三多个介电结构1002中的一个或多个通过第一多个介电结构110中的至少一个和第二多个介电结构902中的一个与第三多个介电结构1002中的另一个分离。在其他实施例中，第三多个介电结构1002包括第七介电结构1002a和第八介电结构1002b。
96.第一多个介电结构110包括n个介电结构，其中，n大于或等于二(2)。第二多个介电结构902包括m个介电结构，其中，m等于n减去一(1)。第三多个介电结构1002包括x个介电结构，其中，x等于m。例如，如图9的截面图900所示，n是三(3)，m是二(2)，并且x是二(2)。应了解，n可以是大于或等于2的任何整数。
97.第三多个介电结构1002可以例如是或包括氧化锆(zro2)、氧化铝(al2o3)、氧化铪(hfo2)、氧化钽(ta2o5)、氧化硅(sio2)、某一其他介电材料或前述各项的任何组合。在一些实施例中，第三多个介电结构1002是或包括金属氧化物(例如，zro2、al2o3、hfo2、ta2o5等)和/或是或包括高k电介质。在其他实施例中，第三多个介电结构1002是非晶固体或具有一个或多个晶体(例如，晶体或多晶固体)。
98.第三多个介电结构1002是或包括相同的介电材料。例如，第七介电结构1002a和第八介电结构1002b包括与第一介电材料(例如，第一多个介电结构110的介电材料)和第二介电材料(例如，第二多个介电结构902的介电材料)不同的第三介电材料。更具体地，在一些实施例中，第一多个介电结构110是或包括氧化锆(zro2)，第二多个介电结构902是或包括氧化铝(al2o3)，并且第三多个介电结构1002是或包括氧化铪(hfo2)。电容器绝缘体结构104从底部电极106到顶部电极108在第一介电材料、第二介电材料与第三介电材料之间周期性地交替。例如，如图10的截面图1000所示，电容器绝缘体结构104以以下图案交替：第一介电材料、第二介电材料、第三介电材料、第一介电材料、第三介电材料、第二介电材料、第一介电材料。在此类实施例中，可以说电容器绝缘体结构104具有zahzhaz介电结构堆叠件，其中，“z”对应于第一介电材料(例如，zro2)的第一个字母，“a”对应于第二介电材料(例如，al2o3)的第一个字母，并且“h”对应于第三介电材料(例如，hfo2)的第一个字母。应了解，电容器绝缘体结构104可以具有介电结构堆叠件的其他配置，诸如azhahza、zhazahz、hzahazh、zhtzthz、hzthzth、tzhthzt、zahzahzhaz、azhazhahza等。
99.电容器绝缘体结构104是对称的。电容器绝缘体结构104是对称的，因为就电容器绝缘体结构104的介电结构的介电材料而言，电容器绝缘体结构104的下半部是电容器绝缘体结构104的上半部的镜像。例如，对称轴线114横向延伸穿过第四介电结构110c，并且就电容器绝缘体结构104的介电结构的介电材料而言，电容器绝缘体结构104的下半部是电容器绝缘体结构104的上半部的镜像。在一些实施例中，就电容器绝缘体结构104的介电结构的介电材料而言，电容器绝缘体结构104的下半部是电容器绝缘体结构104的上半部的镜像，因为电容器绝缘体结构104从底部电极106到顶部电极108在第一介电材料、第二介电材料与第三介电材料之间周期性地交替。
100.因为电容器绝缘体结构104是对称的，所以mim电容器102的正向偏置击穿电压与mim电容器102的反向偏置击穿电压之间的差较小。因此，电容器绝缘体结构104可以改善(例如，增加)mim电容器102的效用。更具体地，当用于双极性应用(例如，用作用于hpc的去耦电容器)时，电容器绝缘体结构104可以改善(例如，增加)mim电容器102的效用。
101.在一些实施例中，第三多个介电结构1002的每个均具有第四厚度1004。第四厚度
1004可以小于或等于第一厚度402。第二厚度404大于约如果第二厚度404小于约则mim电容器102的泄漏性能可能太差而不能可靠地用作用于hpc的去耦电容器。在一些实施例中，第四厚度1004与第二厚度404基本相同。在其他实施例中，第四厚度1004不同于第二厚度404。在一些实施例中，电容器绝缘体结构104的总厚度(例如，电容器绝缘体结构104的介电结构的所有厚度的总和)介于约与之间。
102.图11示出包括其中嵌入有图1的mim电容器的一些实施例的互连结构1102的集成芯片(ic)的一些实施例的截面图1100。
103.如图11的截面图1100所示，mim电容器102位于下电容配线1104l上面并且具有限定底部电极通孔(beva)1106的向下突出部。上电容配线1104u位于mim电容器102上面，并且顶部电极通孔(teva)1108tv从上电容配线1104u延伸到mim电容器102。下电容配线1104l、上电容配线1104u和teva 1108tv是导电的，并且可以是或包括例如铜(cu)、铝(al)、铝铜(alcu)、金(au)、银(ag)、钨(w)、某一其他导电材料或前述各项的组合。
104.mim电容器102、下电容配线1104l、上电容配线1104u和teva 1108tv由多个层间介电(ild)层1110围绕。ild层1110彼此堆叠，并且在一些实施例中，多个蚀刻停止层1112将ild层1110彼此分离。在其他实施例中，省略蚀刻停止层1112。ild层1110是与蚀刻停止层1112不同的材料。ild层1110可以是或包括例如氧化物(例如，二氧化硅(sio2))、氧氮化物(例如，氧氮化硅(sion))、掺杂的二氧化硅(例如、碳掺杂的二氧化硅)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、氟化硅酸盐玻璃(fsg)、低k介电材料等。蚀刻停止层1112可以是或包括例如氮化物(例如，sin)、氮氧化物(例如，氧氮化硅(sion))、碳化物(例如，碳化硅(sic))等。应了解，在一些实施例中，第一电容器界面层602可以在第一介电结构110a与底部电极106之间内衬底部电极106，和/或第二电容器界面层802可以在第二介电结构110b与顶部电极108间内衬第二介电结构110b。
105.图12示出图11的ic的一些其他实施例的截面图1200。
106.如图12的截面图1200所示，顶部电极硬掩模1202和底部电极硬掩模1204覆盖mim电容器102。顶部电极硬掩模1202覆盖顶部电极108并且具有与顶部电极108相同或基本相同的顶部布局。底部电极硬掩模1204设置在顶部电极硬掩模1202上方并覆盖顶部电极硬掩模1202。底部电极硬掩模1204覆盖并具有与底部电极106、电容器绝缘体结构104和第一电容器界面层602相同或基本相同的顶部布局。在一些实施例中，底部电极硬掩模1204还覆盖并且具有与第二电容器界面层802相同或基本相同的顶部布局。在其他实施例中，电容器绝缘体结构104替代地具有与顶部电极硬掩模1202相同或基本相同的顶部布局。顶部电极硬掩模1202和底部电极硬掩模1204可以是或包括例如氮化物(例如，sin)、氮氧化物(例如，sion)、碳化物(例如，sic)等。
107.在一些实施例中，硬掩模衬垫1206对于顶部电极硬掩模1202和底部电极硬掩模1204是独立的，并且将顶部电极硬掩模1202和底部电极硬掩模1204与电容器绝缘体结构104和顶部电极108分离。硬掩模衬垫1206是与顶部电极硬掩模1202和底部电极硬掩模1204不同的材料，并且可以是或包括例如氧化物(例如，sio2)和/或某一其他合适的电介质。在其他实施例中，省略硬掩模衬垫1206。应了解，在一些实施例中，可以省略第一电容器界面层602和/或第二电容器界面层802。
108.图13示出图11的ic的一些其他实施例的截面图1300。
109.如图13的截面图1300所示，顶部电极108在beva 1106处凹进。此外，底部电极106、第一电容器界面层602、电容器绝缘体结构104、第二电容器界面层802和顶部电极108具有弯曲的边缘。此外，底部电极硬掩模1204和其在硬掩模衬垫1206中的对应硬掩模衬垫也具有弯曲的表面。在一些实施例中，省略硬掩模衬垫1206的顶部电极硬掩模1202和其对应的硬掩模衬垫。在其他实施例中，硬掩模衬垫1206的顶部电极硬掩模1202和其对应硬掩模衬垫保留在顶部电极108上，并将顶部电极108与底部电极硬掩模1204和其对应的硬掩模衬垫1206分离。应了解，在一些实施例中，可以省略第一电容器界面层602和/或第二电容器界面层802。
110.图14示出图11的ic的一些其他实施例的截面图1400。
111.如图14的截面图1400所示，mim电容器102位于多条附加导线1104上面。此外，将teva 1108tv和上电容配线1104u集成到导电结构1402中。此外，导电结构1402、下电容配线1104l和多条附加导线1104由互连阻挡层1404内衬。互连阻挡层1404被配置为防止材料从导电结构1402、下电容配线1104l和多条附加导线1104扩散到下面的结构。在一些实施例中，导电结构1402、下电容配线1104l和多条附加导线1104是或包括例铜(cu)、铝(al)、铝铜(alcu)、金(au)、银(ag)、钨(w)、某一其他导电材料或前述各项的组合。在一些实施例中，互连阻挡层1404是或包括例如钛(ti)、钽(ta)、氮化钛(tin)、氮化钽(tan)、某一其他合适导电材料或前述各项的组合。应了解，在一些实施例中，可以省略第一电容器界面层602和/或第二电容器界面层802。
112.图15示出图11的ic的一些其他实施例的截面图1500。
113.如图15的截面图1500所示，省略beva 1106。此外，第二电容器界面层802罩住顶部电极108的下侧，电容器绝缘体结构104罩住第二电容器界面层802的下侧，第一电容器界面层602罩住电容器绝缘体结构104的下侧，并且底部电极106罩住第一电容器界面层602的下侧。在一些实施例中，底部电极106、第一电容器界面层602、电容器绝缘体结构104和第二电容器界面层802具有u形或v形轮廓。然而，应了解，底部电极106、第一电容器界面层602、电容器绝缘体结构104和第二电容器界面层802不限于这些轮廓，并且其他轮廓是可修改的。还应了解，在一些实施例中，可以省略第一电容器界面层602和/或第二电容器界面层802。
114.图16示出图11的ic的一些更详细实施例的截面图1600。
115.如图16的截面图1600所示，ic包括单晶体管单电容器(1t1c)单元1602。1t1c单元1602包括mim电容器102。图16的截面图1600示出图11的mim电容器。然而，应了解，mim电容器102可以被配置为图1、图4至图6和图8至图15中的任一个中的mim电容器102或某一其他合适的mim电容器。mim电容器102位于衬底1604上面并且位于互连结构1102中。衬底1604包括任何类型的半导体主体(例如，单晶硅/cmos块、锗(ge)、硅锗(sige)、砷化镓(gaas)、绝缘体上硅(soi)等)。
116.互连结构1102包括一个或多个ild层1110。一个或多个ild层1110可以例如是关于图11所描述的。在一些实施例中，互连结构1102可以包括一个或多个蚀刻停止层1112(未示出)(参见例如图11)。一个或多个蚀刻停止层1112可以例如是关于图11所描述的。在一些实施例中，互连结构1102包括位于一个或多个ild层1110上面的钝化层1606。钝化层1606是与一个或多个ild层1110不同的材料，并且可以是或包括例如氮化物(例如，sin)、氮氧化物
(例如，sion)等。
117.互连结构1102还包括堆叠在一个或多个ild层1110和钝化层1606中的多条导线1104和多个通孔1108。多条导线1104和多个通孔1108是导电的，并且限定从mim电容器102和下面的存取晶体管1608引出的导电路径。第一导电路径从mim电容器102引向mim电容器102之上的位线1104bl。第二导电路径从mim电容器102引向存取晶体管1608的漏极区域1610d。第三导电路径从存取晶体管1608的源极区域1610s引向源极区域1610s上方的源极线1104sl。第四导电路径从存取晶体管1608的栅电极1612引向栅电极1610上方的字线1104wl。注意，尽管字线1104wl被示出在漏极区域1610d的相对侧上具有两个分离的段，但是字线1104wl可以在图16的截面图1600的外部连续。
118.存取晶体管1608包括漏极区域1610d和源极区域1610s，并且还包括栅电极1612和栅介电层1614。漏极区域1610d和源极区域1610s在衬底1604中，并且对应于衬底1604的掺杂区域。栅电极1612位于栅介电层1614上面，并且夹在漏极区域1610d与源极区域1610s之间。在一些实施例中，侧壁间隔件结构1616在栅电极1612的侧壁上，和/或存取晶体管1608由沟槽隔离结构1618(例如，浅沟槽隔离结构)围绕。侧壁间隔件结构1616和沟槽隔离结构1618是或包括介电材料。存取晶体管1608可以是例如绝缘栅场效应晶体管(igfet)或某一其他合适的晶体管。
119.图17示出图11的ic的一些更详细实施例的截面图1700。
120.如图17的截面图1700所示，互连结构1102位于衬底1604上面。互连结构1102和/或衬底1604可以例如是关于图16所描述的。互连结构1102包括一个或多个ild层1110和位于一个或多个ild层1110上面的钝化层1606。
121.多个mim电容器1702布置在互连结构1102中以及衬底1604上方。多个mim电容器1702的每个被配置为图1、4至图6和图8至图15中的任一个中的mim电容器102或某些其他合适的mim电容器。例如，如图17的截面图1700所示，多个mim电容器1702分别被配置为图11的mim电容器102。然而，应了解，mim电容器1702可以被配置为图1、图4至图6和图8至图15中的任一个中的mim电容器102或某一其他合适的mim电容器。多个mim电容器1702中的一个或多个mim电容器在ic的逻辑区域1704l中，并且多个mim电容器1702中的一个或多个mim电容器在ic的去耦电容器区域1704dc中。应了解，在一些实施例中，多个mim电容器1702可以仅包括在ic的去耦电容器区域1704dc中的一个或多个mim电容器。
122.互连结构1102包括堆叠在一个或多个ild层1110和钝化层1606中的多条导线1104和多个通孔1108。多条导线1104和多个通孔1108是导电的，并且限定从mim电容器1702以及从mim电容器1702下方的多个晶体管1706引出的导电路径。在一些实施例中，除了所示出的导线1104之外，在ic的去耦电容器区域1704dc中的mim电容器1702中的一个的正下方不存在导线和通孔。
123.晶体管1706可以例如每个均被配置为图16的存取晶体管1608和/或可以例如每个均为igfet或某一其他合适的晶体管。晶体管1706包括单个源极/漏极区域1708i、单个栅电极1612和单个栅介电层1614。此外，彼此相邻的两个晶体管1706共享共享的源极/漏极区域1708s。单个栅电极1612分别位于单个栅介电层1614上面，并且每个均夹在单个和/或共享的源极/漏极区域1708i、1708s中的两个之间。在一些实施例中，侧壁间隔件结构1616对于单个栅电极1612和单个栅电极1612的线侧壁是独立的。在一些实施例中，晶体管1706由沟
槽隔离结构1618(例如，浅沟槽隔离结构)围绕并分离。在一些实施例中，在衬底1604上在ic的去耦电容器区域1704dc中的一个或多个mim电容器的正下方不存在晶体管和/或其他半导体器件。
124.图18至图26示出用于形成包括mim电容器102的ic的方法的一些实施例的一系列截面图1800至2600，该mim电容器102具有对称的电容器绝缘体结构。尽管参考图18至图26描述方法，但应了解，图18至图26所示的结构不限于该方法，而是可以单独地与该方法而单独存在。
125.如图18的截面图1800所示，在衬底1604上形成沟槽隔离结构1618和存取晶体管1608。沟槽隔离结构1618形成为延伸到衬底1604的顶部中并且具有横向间隔开的一对段。沟槽隔离结构1618可以是例如浅沟槽隔离(sti)结构或某些其他合适的沟槽隔离结构。在形成沟槽隔离结构1618之后，在沟槽隔离结构1618的段之间形成存取晶体管1608。存取晶体管1608包括栅极介电层1614、位于栅极介电层1614上面的栅电极1612以及沿着栅电极1612的侧壁的侧壁间隔件结构1616。此外，存取晶体管1608包括之间夹置有栅电极1612的源极区域1610s与漏极区域1610d。存取晶体管1608可以是例如igfet或某些其他合适的晶体管。
126.在图18的截面图1800中还示出互连结构1102，该互连结构1102部分地形成在存取晶体管1608上方并且电耦合到存取晶体管1608。互连结构1102包括第一ild层1110a和位于第一ild层1110a上面的第二ild层1110b。此外，互连结构1102包括堆叠在第一ild层1110和第二ild层1110b中的多条导线1104和多个通孔1108。多条导线1104和多个通孔1108限定从存取晶体管1608引向多条导线1104中的下电容配线1104l的导电路径。下电容配线1104l在第二ild层1110b的顶部处，并且提供在下电容配线1104l上形成mim电容器的基底，将在下文中更详细地描述该mim电容器的细节。
127.如图19的截面图1900所示，上第三ild层1110c沉积在第二ild层1110b和下电容配线1104l。为了获得紧凑性，在这里(例如，在图19中)和此后(例如，在图20至图26中)未示出互连结构1102的在下电容配线204l和衬底1604下面的一部分。第三ild层1110c可以通过例如化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、某一其他沉积工艺或前述各项的组合来沉积。在一些实施例中，首先通过例如cvd、pvd、ald、某以其他沉积工艺或前述各项的组合将蚀刻停止层(例如，图11中的1112)沉积在第二ild层1110b和下电容配线1104l上。在此类实施例中，第三ild层1110c沉积在蚀刻停止层上。
128.如图20的截面图2000所示，第三ild层1110c被图案化以形成位于下电容配线1104l上面并暴露下电容配线1104l的开口2002。在一些实施例中，用于将第三ild层1110c图案化的工艺包括在第三ild层1110c的上表面上形成图案化掩模层(未示出)(例如，正/负光刻胶、硬掩模等)。通过在第三ild层1110c的上表面上形成掩模层(未示出)(例如，经由旋涂工艺)，将掩模层暴露于图案(例如，经由光刻工艺，诸如光刻、极紫外光刻等)并且使掩模层显影以形成图案化掩模层，可以形成图案化掩模层。之后，在图案化掩模层就位的情况下，对第三ild层1110c执行蚀刻工艺以根据图案化掩模层而选择性地蚀刻第三ild层1110c。蚀刻工艺移除第三ild层1110c的未掩蔽部分以形成开口2002。在一些实施例中，蚀刻工艺可以是例如湿蚀刻工艺、干蚀刻工艺、反应性离子蚀刻(rie)工艺、某些其他蚀刻工艺或前述各项的组合。
129.如图21的截面图2100所示，底部电极层2102沉积在第三ild层1110c上，并内衬开口2002。在一些实施例中，底部电极层2102通过例如ald、cvd，pvd、电化学镀、化学镀、溅射、某些其他沉积工艺或前述各项的组合来沉积。底部电极层2102是导电的，并且可以例如是或包括钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)、某一其他导电材料或前述各项的组合。
130.如图22的截面图2200所示，在底部电极层2102上形成第一界面层2202。第一界面层2202包括金属元素(例如，钛(ti)、钽(ta)等)和非金属元素(例如，氮(n)、氧(o)等)。底部电极层2102包括第一界面层2202的金属元素。在一些实施例中，第一界面层2202包括金属元素、非金属元素和氧(o)。例如，底部电极层2102是或包括氮化钛(tin)并且第一界面层2202是或包括氮氧化钛(tion)。
131.第一界面层2202可以通过氧化工艺形成。例如，在一些实施例中，底部电极层2102形成在处理室中。在形成底部电极层2102之后，可以将底部电极层2102暴露于空气中(例如，通过将底部电极层2102和位于底部电极层2102下面的结构转移到处理室之外)。通过将底部电极层2102暴露于空气，底部电极层2102氧化，从而使得第一界面层2202从底部电极层2102的顶面生长。在一些实施例中，在通过氧化工艺在底部电极层2102上形成第一界面层2202之后，可以对第一界面层2202执行一个或多个等离子体处理工艺。在其他实施例中，第一界面层2202可以通过沉积工艺形成，例如cvd、pvd、ald、某些其他沉积工艺或前述各项的组合。
132.如图23的截面图2300所示，在第一界面层2202和底部电极层2102上方形成第一多个介电层2302和第二多个介电层2304。在一些实施例中，省略第一界面层2202。第一多个介电层2302与第二多个介电层2304彼此垂直堆叠形成。第一多个介电层2302中的每个被形成为与第二多个介电层2304中的一个彼此分离，并且反之亦然。例如，第一介电层2302a形成在第一界面层2202上，第二介电层2304a形成在第一介电层2302a上，第三介电层2302b形成在第二介电层2304a上，第四介电层2304b形成在第三介电层2302b上，并且第五介电层2302c形成在第四介电层2304b上。在一些实施例中，第一多个介电层2302和第二多个介电层2304被称为介电层堆叠件。应了解，在一些实施例中，第三多个介电层(参见例如图10)也可以形成在第一界面层2202上方。
133.第一多个介电层2302可以例如是或包括氧化锆(zro2)、氧化铝(al2o3)、氧化铪(hfo2)、氧化钽(ta2o5)、氧化硅(sio2)、某一其他介电材料或前述各项的任何组合。在一些实施例中，第一多个介电层2302是或包括金属氧化物(例如，zro2、al2o3、hfo2、ta2o5等)和/或是或包括高k电介质。第二多个介电层2304可以例如是或包括氧化锆(zro2)、氧化铝(al2o3)、氧化铪(hfo2)、氧化钽(ta2o5)、氧化硅(sio2)、某一其他介电材料或前述各项的任何组合。在一些实施例中，第二多个介电层2304是或包括金属氧化物(例如，zro2、al2o3、hfo2、ta2o5等)和/或是或包括高k电介质。在一些实施例中，第二多个介电层2304是非晶固体。
134.在一些实施例中，第一多个介电层2302包括一个或多个晶体(例如，图5的502)。在一些实施例中，第一多个介电层2302包括一个或多个晶体，而第二多个介电层2304是非晶固体。在一些实施例中，第一多个介电层2302的一个或多个晶体的晶格是相同的。例如，第一介电层2302a的一个或多个晶体可以包括与第三介电层2302b和第五介电层2302c两者基本相同百分比的单斜晶体、立方晶体和四方晶体。
135.在其他实施例中，第一介电层2302a和第五介电层2302c的一个或多个晶体的晶格基本相同，而第三介电层2302b的一个或多个晶体的晶格不同。例如，第一介电层2302a和第五介电层2302c具有基本相似百分比的单斜晶体、立方晶体和/或四方晶体，而第三介电结构2302b具有不同百分比的单斜晶体、立方晶体和/或四方晶体。更具体地，在一些实施例中，第三介电层2302b具有比第一介电层2302a和/或第五介电层2302c两者低的百分比的四方晶体。例如，第三介电层2302b的一个或多个晶体是小于或等于约20wt％的单斜晶体、小于或等于约20wt％的立方晶体以及介于约约40wt％与80wt％之间为四方晶，并且第一介电层2302a和第五介电层2302c两者的一个或多个晶体是大于80wt％的四方晶体。
136.在一些实施例中，第一介电层2302a和第五介电层2302c形成为具有第一厚度(例如，图9的402)。在其他实施例中，第二介电层2304a和第四介电层2304b形成为具有第二厚度(例如，图9的404)。在又其他实施例中，第三介电层2302b形成为具有第三厚度(例如，图9的904)。第一厚度可以介于约10埃与约之间。第二厚度小于第一厚度。第二厚度大于约第三厚度可以介于约与约之间。在一些实施例中，第三厚度与第一厚度基本相同。在其他实施例中，第三厚度不同于第一厚度。例如，在一些实施例中，第三厚度小于第一厚度。
137.在一些实施例中，第一多个介电层2302和第二多个介电层2304通过一个或多个沉积工艺(例如，cvd、pvd、ald等)形成。例如，在一些实施例中，第一多个介电层2302和第二多个介电层2304通过ald工艺形成在处理室2306中。ald工艺在原位形成第一多个介电层2302和第二多个介电层2304(例如，而不破坏处理室2306的真空)。例如，通过将图22所示的结构(和其下面的部件(参见例如图18))加载到处理室2306中并接着向下抽入处理室2306(例如，以在处理室2306中形成真空)，ald工艺原位形成第一多个介电层2302和第二多个介电层2304。之后，将用于沉积第一多个介电层2302的第一组前体和用于沉积第二多个介电层2304的第二组前体循环泵送到处理室2306中，从而形成第一多个介电层2302和第二多个介电层2304。应了解，在一些实施例中，可以在沉积第一多个介电层2302与第二多个介电层2304之间执行一个或多个净化/抽空步骤(例如，在形成第一多个介电层2304与第二介电层2302a之间、在形成第二介电层2304a与第三介电层2302b之间净化处理室2306，依此类推)。
138.如图24的截面图2400所示，第二界面层2402形成在第五介电层2302c上方。在一些实施例中，用于形成第二界面层2402的工艺包括在第五介电层2302c上沉积第二界面层2402。第二界面层2402可以通过例如cvd、pvd、ald、溅射、某一其他沉积工艺或前述各项的组合来沉积。
139.同样在图24的截面图2400所示，顶部电极层2404形成在第二界面层2402和第五介电层2302c上方。在一些实施例中，用于形成顶部电极层2404的工艺包括在第二界面层2402上沉积顶部电极层2404。可以通过例如cvd、pvd、ald、电化学镀、化学镀、溅射、某些其他沉积工艺或前述各项的组合来沉积顶部电极层2404。在一些实施例中，省略第二界面层2402。在此类实施例中，顶部电极层2404可以沉积在第五介电层2302c上。在一些实施例中，第二界面层2402和/或顶部电极层2404可以形成在处理室2306中。在其他实施例中，第二界面层2402和/或顶部电极层2404也可以与第一多个介电层2302和第二多个介电层2304原位形成。在其他实施例中，第二界面层2402和/或顶部电极层2404可以形成在与处理室2306不同
的处理室中。
140.顶部电极层2404是导电的，并且可以例如是或包括钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)、某一其他导电材料或前述各项的组合。顶部电极层2404与底部电极层2102可以是相同的材料。第二界面层2402包括金属元素(例如，钛(ti)、钽(ta)等)和非金属元素(例如，氮(n)、氧(o)等)。顶部电极层2404包括第二界面层2402的金属元素。在一些实施例中，第二界面层2402包括金属元素、非金属元素和氧(o)。例如，顶部电极层2404是或包括氮化钛(tin)，并且第二界面层2402是或包括氮氧化钛(tion)。
141.在一些实施例中，第二界面层2402与第一界面层2202形成有相同的电子亲和力。在其他实施例中，底部电极层2102与顶部电极层2404形成有相同的功函数。在其他实施例中，第二介电层2304a与第四介电层2304b形成有相同的电子亲和力。在其他实施例中，第一介电层2302a与第五介电层2302c形成有相同的电子亲和力。在又其他实施例中，第一介电层2302a、第三介电层2302b与第五介电层2302c形成有相同的电子亲和力。在其他实施例中，第三介电层2302b与第一介电层2302a和/或第五介电层2302c形成有不同的电子亲和力。
142.如图25的截面图2500所示，将顶部电极层2404(参见例如图24)、第二界面层2402(参见例如图24)、第一多个介电层2302(参见例如图24)、第二多个介电层2304(参见例如图24)、第一界面层2202(参见例如图24)和底部电极层2102(参见例如图24)图案化以形成位于下电容配线1104l上面的mim电容器102。在一些实施例中，mim电容器102包括垂直堆叠的底部电极106、第一电容器界面层602、电容器绝缘体结构104、第二电容器界面层802与顶部电极108。电容器绝缘体结构104是对称的。在一些实施例中，电容器绝缘体结构104包括垂直堆叠的第一介电结构110a、第五介电结构902a、第四介电结构110c、第六介电结构902b和第二介电结构110b。
143.在一些实施例中，用于形成mim电容器102的图案化工艺包括在顶部电极层2404的上表面上形成图案化掩模层(未示出)(例如，正/负光刻胶、硬掩模等)。之后，在图案化掩模层位于适当位置的情况下，对顶部电极层2404、第二界面层2402、第一多个介电层2302、第二多个介电层2304、第一界面层2202和底部电极层2102执行蚀刻工艺，以根据图案化掩模层选择性地蚀刻此类层。蚀刻工艺移除顶部电极层2404的未掩蔽部分以形成顶部电极108，移除第二界面层2402的未掩蔽部分以形成第二电容器界面层802，移除第二介电结构110b的未掩蔽部分以形成第五介电层2302c，移除第四介电层2304b的未掩蔽部分以形成第六介电结构902b，移除第三介电层2302b的未掩蔽部分以形成第四介电结构110c，移除第二介电层2304a的未掩蔽部分以形成第五介电结构902a，移除第一介电层2302a的未掩蔽部分以形成第一介电结构110a，移除第一界面层2202的未掩蔽部分以形成第一电容器界面层602，并且移除底部电极层2102的未掩蔽部分以形成底部电极106。在一些实施例中，蚀刻工艺可以是例如湿蚀刻工艺、干蚀刻工艺、rie工艺、某些其他蚀刻工艺或前述各项的组合。
144.如图26的截面图2600所示，互连结构1102围绕mim电容器102完成。在完成后，互连结构1102包括位于mim电容器102上面的第四ild层1110d，并且还包括位于第四ild层1110d上面的钝化层1606。此外，互连结构1102在第四ild层1110d和钝化层1606中包括多条附加导线1104和多个附加通孔1108。多条附加导线1104包括上电容配线1104u，并且多个附加通孔1108包括从上电容配线1104u延伸到顶部电极108的teva 1108tv。
145.图27示出用于形成包括mim电容器的ic的方法的一些实施例的流程图2700，该mim电容器具有对称的电容器绝缘体结构。尽管这里将图27的流程图2700示出并描述为一系列步骤或事件，但应了解，此类步骤或事件的所示出的顺序不应以限制性的意义来解释。例如，除本发明所示和/或所述的一些操作之外，一些操作可以以不同的顺序发生和/或与其他操作或事件同时发生。此外，为实现本文中描述的一个或多个方面或实施例，并非需要所有示出的操作，并且可在一个或多个分开的操作和/或阶段中执行文中所述的一个或多个操作。
146.在步骤2702处，在第二ild层和下电容配线上面形成第一层间介电(ild)层，其中，第二ild层和下电容配线布置在衬底上方。图18至图19示出对应于步骤2702的一些实施例的一系列截面图1800至1900。
147.在步骤2704处，在第一ild层中形成暴露下电容配线的开口。图20示出对应于步骤2704的一些实施例的截面图2000。
148.在步骤2706处，在第一ild层上方形成底部电极层，并且底部电极层内衬开口。图21示出对应于步骤2706的一些实施例的截面图2100。
149.在步骤2708处，在底部电极层上方形成介电层堆叠件，其中，介电层堆叠件的下半部就材料和/或材料厚度而言是介电层堆叠件的上半部的镜像。图22至图23示出对应于步骤2708的一些实施例的一系列截面图2200至2300。
150.在步骤2710处，在介电层堆叠件上方形成顶部电极层。图24示出对应于步骤2710的一些实施例的截面图2400。
151.在步骤2712处，将顶部电极层、介电层堆叠件以及底部电极层图案化成金属
‑
绝缘体
‑
金属(mim)电容器。图25示出对应于步骤2712的一些实施例的截面图2500。
152.在一些实施例中，本发明提供了一种金属
‑
绝缘体
‑
金属(mim)电容器。所述mim电容器包括底部电极，所述底部电极布置在半导体衬底上方。顶部电极位于所述底部电极上面。电容器绝缘体结构布置在所述底部电极与所述顶部电极之间。所述电容器绝缘体结构包括第一多个介电结构，所述第一多个介电结构包括第一介电材料。所述电容器绝缘体结构包括第二多个介电结构，所述第二多个介电结构包括不同于所述第一介电材料的第二介电材料。所述电容器绝缘体结构从所述底部电极到所述顶部电极在所述第一介电材料与所述第二介电材料之间周期性地交替。所述第一多个介电结构包括第一介电结构、第二介电结构和第三介电结构。所述第二介电结构布置在所述第一介电结构与所述第三介电结构之间。所述第二介电结构具有比所述第一介电结构和所述第三介电结构低的重量百分比(wt％)的四方晶体。
153.在一些实施例中，所述第一介电结构布置成比所述第一多个介电结构中的任何其他介电结构更靠近所述底部电极，并且比所述第二多个介电结构中的任一个更靠近所述底部电极；并且所述第三介电结构布置成比所述第一多个介电结构中的任何其他介电结构更靠近所述顶部电极，并且比所述第二多个介电结构中的任一个更靠近所述顶部电极。在一些实施例中，所述第一介电材料具有比所述第二介电材料大的电子亲和力。在一些实施例中，所述第二介电结构具有40wt％与80wt％之间的四方晶体、小于或等于20wt％的单斜晶体以及小于或等于20wt％的立方晶体。在一些实施例中，所述第一介电材料包括氧化锆；并且所述第二介电材料包括氧化铝。在一些实施例中，所述第一多个介电结构的每个具有大
于或等于约6埃的第一厚度；以及所述第二多个介电结构的每个具有大于或等于约6埃的第二厚度。在一些实施例中，所述第一厚度大于所述第二厚度。在一些实施例中，所述第一介电结构和所述第三介电结构的每个具有第一厚度。所述第二介电结构具有第二厚度；并且所述第二厚度小于所述第一厚度。在一些实施例中，所述第二多个介电结构的每个具有小于所述第二厚度的第三厚度。在一些实施例中，所述第二介电结构具有40wt％与80wt％之间的四方晶体、小于或等于20wt％的单斜晶体以及小于或等于20wt％的立方晶体。在一些实施例中，所述第二多个介电结构是非晶固体。在一些实施例中，所述第一厚度介于21埃与35埃之间；所述第二厚度介于10埃与20埃之间；并且所述第三厚度大于6埃。在一些实施例中，所述底部电极包括金属元素和非金属元素；所述金属
‑
绝缘体
‑
金属电容器包括第一电容器界面层，所述第一电容器界面层布置在所述电容器绝缘体结构与所述底部电极之间并与所述电容器绝缘体结构与所述底部电极直接接触；并且所述第一电容器界面层包括金属元素、非金属元素和氧。在一些实施例中，所述顶部电极包括所述金属元素和所述非金属元素；所述金属
‑
绝缘体
‑
金属电容器包括第二电容器界面层，所述第一电容器界面层布置在所述电容器绝缘体结构与所述顶部电极之间并与所述电容器绝缘体结构与所述顶部电极直接接触；并且所述第二电容器界面层包括金属元素、非金属元素和氧。
154.在一些实施例中，本发明提供了另一种金属
‑
绝缘体
‑
金属(mim)电容器。所述mim电容器包括下电极，所述下电极布置在半导体衬底上方。上电极位于所述下电极上面。电容器绝缘体结构布置在所述下电极与所述上电极之间。所述电容器绝缘体结构包括介电结构堆叠件，所述介电结构堆叠件包括彼此垂直堆叠的至少五个单个介电结构。所述单个介电结构包括：包括第一介电材料的第一单个介电结构；以及包括第一介电材料的第二单个介电结构。所述第一单个介电结构是所述介电结构堆叠件中的最上单个介电结构。所述第二单个介电结构是所述介电结构堆叠件中的最下单个介电结构。布置在所述第一单个介电结构与所述第二单个介电结构之间的单个介电结构包括第一介电材料、第二介电材料或第三介电材料。所述第二介电材料不同于所述第一介电材料。所述第三介电材料不同于所述第一介电材料和所述第二介电材料。布置在所述第一单个介电结构与所述第二单个介电结构之间的单个介电结构从所述第二单个介电结构到所述第一单个介电结构在所述第一、第二与第三介电材料之间周期性地交替。
155.在一些实施例中，包括所述第一介电材料的单个介电结构的总数为x；构成所述第二介电材料的单个介电结构的总数为y；构成所述第三介电材料的单个介电结构的总数为z；y等于z；并且y等于x减1。在一些实施例中，包括所述第一介电材料的单个介电结构通过包括所述第二介电材料的单个介电结构中的至少一个和包括所述第三介电材料的单个介电结构中的至少一个彼此垂直分离；包括所述第二介电材料的单个介电结构通过包括所述第一介电材料的单个介电结构中的至少一个和包括所述第三介电材料的单个介电结构中的至少一个彼此垂直分离；并且包含所述第三介电材料的单个介电结构通过包含所述第一介电材料的单个介电结构中的至少一个彼此垂直分离。在一些实施例中，所述上电极和所述下电极为氮化钛；并且所述上电极的功函数与所述下电极的功函数基本相同。在一些实施例中，所述金属
‑
绝缘体
‑
金属电容器包括第一电容器界面层，所述第一电容器界面层布置在所述电容器绝缘体结构与所述下电极之间并与所述电容器绝缘体结构与所述下电极直接接触；以及所述金属
‑
绝缘体
‑
金属电容器包括第二电容器界面层，所述第一电容器界
面层布置在所述电容器绝缘体结构与所述上电极之间并与所述电容器绝缘体结构与所述上电极直接接触；并且所述第一电容器界面层和所述第二电容器界面层是氮氧化钛；并且所述第一电容器界面层的电子亲和力与所述第二电容器界面层的电子亲和力基本相同。
156.在一些实施例中，本发明提供了一种用于形成金属
‑
绝缘体
‑
金属(mim)电容器的方法。所述方法包括在半导体衬底上方形成底部电极层。所述方法包括在所述底部电极层上方形成包括第一介电材料的第一介电层，其中，所述第一介电层形成有第一重量百分比(wt％)的四方晶体。在所述第一介电层上方形成包括不同于所述第一介电材料的第二介电材料的第二介电层，其中，所述第二介电层形成为非晶固体。在所述第二介电层上方形成包括所述第一介电材料的第三介电层，其中，所述第三介电层形成有第二wt％的四方晶体。在所述第三介电层上方形成包括所述第二介电材料的第四介电层，其中，所述第四介电层形成为非晶固体。在第四介电层上方形成包括所述第一介电材料的第五介电层，其中，所述第五介电层形成有第三wt％的四方晶体，其中，所述第二wt％的四方晶体少于所述第一wt％的四方晶体和所述第三wt％的四方晶体。在所述第五介电层上方形成顶部电极层。将所述顶部电极层、所述第五介电层、所述第四介电层、所述第三介电层、所述第二介电层、所述第一介电层和所述底部电极层图案化，以形成所述mim电容器。
157.上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。