环栅器件及其源漏制备方法、器件制备方法、电子设备与流程

1.本发明涉及领域半导体领域，尤其涉及一种环栅器件及其源漏制备方法、 器件制备方法、电子设备。


背景技术：

2.晶体管器件，可理解为用半导体材料制作的开关结构，其中一种晶体 管器件为环栅器件，也可理解为gaa器件、gaafet。其中，gaa的全 称为：gate
‑
all
‑
around，表示一种环绕式栅极技术。
3.现有相关技术中，gaafet器件上sige源漏外延的方案中，如图1 所示，源漏的锗硅锗硅体层是以沟道层侧面延伸出的孤立的硅材料为种子层 外延生长的，进而，外延起始于多个孤立表面，相邻栅极之间外延的sige晶 面交叠，容易形成层错，从而造成应力弛豫，若导致完全弛豫，则无法给沟 道提供足够的应力。


技术实现要素：

4.本发明提供一种环栅器件及其源漏制备方法、器件制备方法、电子设备， 以解决层错而造成的应力弛豫的问题。
5.根据本发明的第一方面，提供了一种环栅器件的源漏制备方法，包括：
6.形成基底上的鳍片，以及横跨所述鳍片的伪栅极，所述鳍片包括交替层 叠的鳍片沟道层与鳍片牺牲层；所述鳍片沟道层包括处于所述伪栅极内侧的 第一沟道层部分，以及未处于所述伪栅极内侧的第二沟道层部分；
7.释放所述鳍片牺牲层；
8.在所述鳍片沿沟道方向的两侧，基于所述第二沟道层部分，分别外延 硅，形成硅材料层，并以所述第一沟道层部分作为环栅器件的沟道层；所述 硅材料层连接所有沟道层；
9.基于所需的源漏区域，对所述硅材料层进行刻蚀；
10.基于剩余的硅材料层，外延锗硅体层，并在所述锗硅体层形成源极与漏 极。
11.可选的，释放所述鳍片牺牲层之前，还包括：
12.对所述鳍片进行刻蚀减薄，并使得所述鳍片中的鳍片沟道层与鳍片牺牲 层均被减薄；
13.释放所述鳍片牺牲层之后，还包括：
14.在所述伪栅极内被释放与刻蚀掉的空间形成内隔离层。
15.可选的，对所述鳍片进行刻蚀减薄，包括：
16.对所述鳍片的第一侧与第二侧分别进行刻蚀，所述第一侧与所述第二侧 指沿指定方向分布于所述鳍片的两侧，所述指定方向垂直于所述沟道方向。
17.可选的，对所述鳍片的第一侧与第二侧分别进行刻蚀，以减薄所述鳍 片，包括；
18.以选择性刻蚀的方式对所述鳍片的第一侧与第二侧分别进行刻蚀。
19.可选的，基于所需的源漏区域，对所述硅材料层进行刻蚀，包括：
20.在所述锗硅材料层刻蚀出槽体，所述槽体的槽底高度匹配于所述鳍片中 最底层的沟道层的高度，所述槽体与所述沟道层之间被硅材料隔开。
21.可选的，所述槽体槽底的硅材料沿指定方向的宽度匹配于未被减薄的鳍 片的宽度。
22.可选的，所述鳍片牺牲层的材料为锗硅。
23.根据本发明的第二方面，提供了一种环栅器件的器件制备方法，包括： 第一方面及其可选方案涉及的源漏制备方法。
24.根据本发明的第三方面，提供了一种环栅器件，采用第二方面及其可选 方案涉及的器件制备方法制备而成。
25.根据本发明的第四方面，提供了一种电子设备，包括第三方面及其可选 方案涉及的环栅器件。
26.本发明提供的环栅器件及其源漏制备方法、器件制备方法、电子设备中， 释放沟道层之后，基于第二沟道层部分外延硅材料层，进而，可在源漏区域 获得高质量的si晶体。此时，基于外延的硅材料层，源漏区已经转换为完整 连续的si，此时再重复进行s/d区域刻蚀，在连续的si基础上可完成锗硅的 外延，获取高质量的锗硅体层。进而，本发明能够有效解决由于源漏的锗硅 体层外延在伪栅极之间合并所造成的应力弛豫问题。
附图说明
27.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲， 在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
28.图1是区别于本发明的一种方案中外延源漏的锗硅体层的原理示意图 一；
29.图2是区别于本发明的一种方案中外延源漏的锗硅体层的原理示意图 二；
30.图3是区别于本发明的一种方案中外延源漏的锗硅体层的原理示意图 三；
31.图4是本发明一实施例中环栅器件的源漏制备方法的流程示意图一；
32.图5是本发明一实施例中环栅器件的源漏制备方法的流程示意图二；
33.图6是本发明一实施例中步骤s11之后沟道方向视角下的结构示意图；
34.图7是本发明一实施例中步骤s11之后指定方向视角下的剖面结构示意 图；
35.图8是本发明一实施例中步骤s16之后沟道方向视角下的结构示意图；
36.图9是本发明一实施例中步骤s12之后沟道方向视角下的结构示意图；
37.图10是本发明一实施例中步骤s12之后指定方向视角下的剖面结构示 意图；
38.图11是本发明一实施例中步骤s17之后沟道方向视角下的结构示意 图；
39.图12是本发明一实施例中步骤s13之后沟道方向视角下的结构示意 图；
40.图13是本发明一实施例中步骤s13之后指定方向视角下的剖面结构示 意图；
41.图14是本发明一实施例中步骤s14之后指定方向视角下的剖面结构示 意图；
42.图15是本发明一实施例中步骤s15中外延锗硅体层之后指定方向视角 下的剖面结构示意图；
43.图16是本发明一实施例中步骤s15中外延锗硅体层之后沟道方向视角 下的结构示意图。
44.附图标记说明：
45.201
‑
鳍片牺牲层；
46.202
‑
鳍片沟道层；
47.203
‑
氧化层；
48.204
‑
底层硅；
49.205
‑
伪栅极；
50.206
‑
隔离层；
51.207
‑
硅材料层；
52.208
‑
锗硅体层；
53.209
‑
槽体；
54.210
‑
沟道层；
55.211
‑
槽底的硅材料。
具体实施方式
56.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不 是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出 创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
57.在本发明说明书的描述中，需要理解的是，术语“上部”、“下 部”、“上端”、“下端”、“下表面”、“上表面”等指示的方位或 位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明 和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方 位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
58.在本发明说明书的描述中，术语“第一”、“第二”仅用于描述目 的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征 的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地 包括一个或者更多个该特征。
59.在本发明的描述中，“多个”的含义是多个，例如两个，三个，四 个等，除非另有明确具体的限定。
60.在本发明说明书的描述中，除非另有明确的规定和限定，术语“连 接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连 接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可 以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的 连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可 以根据具体情况理解上述术语在本发明中的具体含义。
61.下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具 体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例 不再赘述。
62.sige源漏(即源漏的锗硅体层)选择性外延技术能够为沟道提供有效 的压应力，从而提升pmos器件中空穴的迁移率，从而达到与电子迁移率 的匹配，提升整体性能。在先进节点的gaafet器件中，基于sige源漏 (即源漏的锗硅体层)的沟道应力技术对器件性能
的提升不可或缺。
63.为便于说明本发明实施例提供的环栅器件及其源漏制备方法、器件制备 方法、电子设备，以下将结合图1至图3对区别于本发明的一种方案中外延 源漏的锗硅体层的原理进行描述。
64.请参考图1至图3，环栅器件(即gaafet器件)上sige源漏(即源 漏的锗硅体层302)外延起始于多个孤立表面(孤立表面指的沟道层漏出于 源漏的部分)，在孤立表面外延一定锗硅材料的结构可例如图1所示，此时 外延生长的部分锗硅由多个孤立表面301向外延伸，进一步外延后的结构可 例如图2所示，源漏的锗硅体层302成型后的结构可例如图3所示，其中， 相邻栅极之间外延的sige晶面交叠，容易形成层错从而造成应力弛豫。
65.具体来说，在外延sige源漏(即源漏的锗硅体层)之前，结构具有多 个相互孤立的sige外延起始表面(即孤立表面301)，随着外延厚度增 加，由这些外延起始表面生长的sige材料相互合并，并可能形成大量的层 错，从而造成sige源漏(即源漏的锗硅体层)应力弛豫，最严重可导致完 全弛豫，从而无法给硅的沟道提供足够的应力。
66.为解决以上问题，本发明实施例中，请参考图4，环栅器件的源漏制备 方法，包括：
67.s11：形成基底上的鳍片，以及横跨所述鳍片的伪栅极；
68.步骤s11之后的结构可例如图6、图7所示；
69.s12：释放所述鳍片牺牲层；
70.步骤s12之后的结构可例如图9所示；
71.s13：在所述鳍片沿沟道方向的两侧，基于所述第二沟道层部分，分别 外延硅，形成硅材料层，并以所述第一沟道层部分作为环栅器件的沟道层；
72.此时，所述硅材料层可理解为包括所外延的硅，以及所述第二沟道层部 分的硅，所述硅材料层连接所有沟道层(即所有第一沟道层部分)，进而可 得到完整连续的硅；
73.步骤s13之后的结构可例如图12、图13所示；
74.s14：基于所需的源漏区域，对所述硅材料层进行刻蚀；
75.步骤s14之后的结构可例如图14所示；
76.s15：基于剩余的硅材料层，外延锗硅体层，并在所述锗硅体层形成源 极与漏极；
77.步骤s15中外延形成锗硅体层之后的结构可例如图15、图16所示。
78.步骤s11的过程中或之前，可在硅衬底上外延预备沟道层(例如硅层) 与预备牺牲层(例如锗硅层)，然后通过对所外延的预备沟道层、预备牺牲 层、硅衬底进行刻蚀，还可在刻蚀掉的区域制备氧化层(例如图6至图16 所示的氧化层203)，氧化层之间的硅可理解为底层硅204，底层硅204与 氧化层203上侧的剩余的锗硅层、硅层与硅衬底部分可视作鳍片。进而，基 底可理解为包括底层硅204与氧化层203。
79.其中的氧化层203也可描述为隔离氧化层、sti氧化层，其中的sti具 体为：shallow trench isolation，进而，可理解为浅槽隔离。该氧化层203的 材料例如可以为sio2，但也不限于此。
80.其中的鳍片可以包括交替层叠的鳍片沟道层202与鳍片牺牲层201；在 图示的举例中，鳍片中仅显示了鳍片沟道层202与鳍片牺牲层201，在其他 举例中，鳍片的结构可不限于以上鳍片沟道层202与鳍片牺牲层201。各层 鳍片牺牲层的厚度可以是相同的，也可以是不同的，各层鳍片沟道层的厚度 可以是相同的，也可以是不同的。其他举例中，鳍片牺牲
层、鳍片沟道层的 材料也可根据需求任意变化，同时，厚度也可根据需求任意变化。
81.形成鳍片后，可在外形成横跨鳍片并连接基底(例如连接于氧化层 203)的伪栅极，该伪栅极可例如包括用于作为伪栅极的金属栅材料，还可 包括其他材料层(例如可包括多层堆叠件)。部分方案中，鳍片外横跨的伪 栅极可沿指定方向依次间隔分布，其中的指定方向，可理解为垂直于沟道方 向。
82.图7、图10、图13、图14与图15所示的左右方向即以上所涉及的沟 道方向，图6、图8、图9、图11、图12、图16所示的左右方向即为以上 所涉及的垂直于沟道方向的指定方向。
83.所述鳍片沟道层202包括处于所述伪栅极内侧的第一沟道层部分，以及 未处于所述伪栅极内侧的第二沟道层部分。
84.具体举例中，其中的鳍片沟道层202的材料为硅(si)，鳍片牺牲层 201的材料为锗硅(sige)。
85.其中一种实施方式中，可在步骤s12之前，对鳍片进行刻蚀减薄，进 而，在沟道释放后，沟道层可形成用于外延硅的纳米线，以此作为模板可进 行步骤s13中si的外延。其他部分举例中，也不排除不减薄或用其他方式 减薄的方案。
86.进而，请参考图5，步骤12之前，还可包括：
87.s16：对所述鳍片进行刻蚀减薄，并使得所述鳍片中的鳍片沟道层与鳍 片牺牲层均被减薄；
88.步骤s12之后，还可包括：
89.s17：在所述伪栅极内被释放与刻蚀掉的空间形成内隔离层。
90.具体方案中，步骤s16具体可以包括：
91.对所述鳍片的第一侧与第二侧分别进行刻蚀，所述第一侧与所述第二侧 指沿指定方向分布于所述鳍片的两侧。
92.步骤s16之后的结构可例如图8所示，其中的第一侧与第二侧可例如图 8所示的左侧与右侧，所减薄的部分既包括被伪栅极包裹的部分，也包括未 被伪栅极包裹的部分，进而，在鳍片与伪栅极之间可形成两部分间隙空间， 该两部分间隙空间分布于鳍片的沿指定方向的两侧(如图8所示减薄后鳍片 8左右两侧的间隙空间)。
93.步骤s16的一种举例中，可以选择性刻蚀的方式对所述鳍片的第一侧与 第二侧分别进行刻蚀。其他举例中，不论采用何种方式进行刻蚀，均不脱离 本发明实施例的范围。
94.步骤s12之后的结构可例如图9所示，其中释放牺牲层的过程可参照本 领域的任意方式实现，例如可通过选择性腐蚀去除锗硅，从而实现牺牲层的 释放。释放后，鳍片沟道层可形成纳米线。
95.同时，释放后，鳍片牺牲层部分2形成间隔空间，进而，剩余的鳍片沟 道层与伪栅极之间、伪栅极205内侧剩余的鳍片沟道层202之间均可形成一 定空间(如图9所示鳍片沟道层202附近的空白部分)，在步骤s17中，可 利用隔离层206对该空间进行填充。
96.其中的隔离层206可表征为inner spacer，通过该隔离层，可以为后续 的刻蚀、外延步骤提供保护，避免刻蚀过程对相应的沟道层、牺牲层产生 影响，此外还可以保证器件的栅极与源漏之间的电学隔离。
97.步骤s13之后的结构可例如图12、图13所示，其中，硅材料层207可 例如图13所示的左侧的硅材料层207，以及图13所示的右侧的硅材料层 207，硅材料层207与所有沟道层
210连接而形成完整连续的硅。
98.其中一种实施方式中，步骤s14，具体可以包括：在所述锗硅材料层刻 蚀出槽体。
99.所刻蚀形成的槽体209可例如图14所示的左右两侧的槽体209，在刻 蚀时，可在鳍片外保留部分硅，进而，所述槽体209与所述沟道层210之间 被剩余的硅材料隔开，该部分剩余的硅材料的高度高于最高层沟道层210。 在刻蚀时，还可基底(例如氧化层203)上保留部分硅，所保留的厚度可根 据需求变化，一种举例中，所述槽体209的槽底高度匹配于所述鳍片中最底 层的沟道层210的高度，其可例如图10与图14所示的高度l，即：槽底的 硅材料211的厚度匹配于最底层的沟道层210的厚度。
100.进一步的一种举例中，以图16为例，所述槽体槽底的硅材料211沿指 定方向的宽度匹配于未被减薄的鳍片的宽度(亦即匹配于基底中底层硅204 的宽度)。
101.步骤s15中所形成的锗硅体层208可例如图16与图15所示，其中，锗 硅体层208，并在所述锗硅体层208形成源极与漏极；
102.其中锗硅体层208的外延可理解为采用epi(即epitaxy)工艺实现的， 外延的锗硅体层208可以包括三个连接角，两个连接角沿指定方向相对，另 一个连接角朝向基底；进而，形成该三个连接角的锗硅体层可理解为呈钻石 形或菱形。可见，在本发明的具体方案中，通过在源/漏(s/d)刻蚀时引入 高选择比sige刻蚀技术，在s/d区域留下硅的纳米线(nanosheet)，并以 此作为模板进行si外延。将s/d区域获得高质量的si晶体。此时将s/d已 经转换为完整连续的si。此时再重复进行s/d区域刻蚀，在连续的si基础 上完成sige的外延，可获取高质量的sige。
103.本发明实施例还提供了一种环栅器件的器件制备方法，包括：以上可选 方案涉及的源漏制备方法。
104.本发明实施例还提供了一种环栅器件，采用以上可选方案涉及的器件制 备方法制备而成。
105.本发明实施例还提供了一种电子设备，包括以上可选方案涉及的环栅器 件。
106.在本说明书的描述中，参考术语“一种实施方式”、“一种实施 例”、“具体实施过程”、“一种举例”等的描述意指结合该实施例或 示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实 施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是 相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可 以在任何的一个或多个实施例或示例中以合适的方式结合。
107.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对 其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通 技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并 不使相应技术方案的本质脱离本发明各实施例技术方案的范围。