显示面板及其驱动方法、以及显示装置与流程

1.本公开涉及显示技术领域，具体涉及一种显示面板及其驱动方法、以及显示装置。


背景技术：

2.液晶显示(liquid crystal display，lcd)装置广泛应用于智能穿戴、移动终端等，随着用户对lcd显示装置的亮度、色彩饱和度以及分辨率不断提出新的要求，lcd显示装置的功耗随之升高。为了降低lcd显示装置的功耗，目前一种新型低功耗的lcd显示技术，即像素内存(memory in pixel，mip)显示技术，开始应用于低功耗lcd显示装置。在lcd显示装置的每个像素内设置的内存的类型可以分为sram和dram，内存将输入像素的数据电压存储一定时间用于显示，无需以帧周期执行数据电压的写入动作，可减少要传输的数据量，因此避免了数据电压多次写入而产生的功耗。mip显示装置常用于需要更新少而续航时间久的可穿戴设备和便携式设备，诸如车载导航仪、手表、手环等。
3.相关技术中，一般采用如图1所示的像素电路实现mip技术，该像素电路包括数据写入电路101、数据存储电路102和显示驱动电路103。其中gate为扫描线，data为数据线，液晶单元lc的公共电极与公共电压v
com
线连接，液晶单元lc的像素电极连接到与公共电压v
com
同相的同相电压frp信号线、与v
com
反相的反向电压xfrp信号线。数据写入电路101在扫描信号控制下将二值数据信号(逻辑“1”或逻辑“0”)写入数据存储电路102，显示驱动电路103在数据存储电路102存储的二值数据信号的控制下决定液晶单元lc两端电压是v
com
和v
frp
或是v
com
和v
xfrp
，从而每个像素能且仅能表现2个灰阶，显示颜色的种类较少，可能无法满足用户的需求。液晶驱动电路中常用的增加色深的方案为多灰阶驱动方式，而对于采用mip技术的显示装置，每个灰阶为了配合在每个预定周期都反转极性的公共电压v
com
，同相电压v
frp
和反向电压v
xfrp
也需要在每个预定周期都反转极性，这需引入与相应的电压输出电路与数字控制电路，显著地增加电路复杂度、成本与功耗，限制了mip显示装置的超低功耗特性。


技术实现要素：

4.本公开的实施例提供了一种显示面板及其驱动方法、以及显示装置。
5.根据本公开实施例的一方面，提供了一种显示面板，其包括多个像素单元、为所述多个像素单元的扫描线提供扫描信号的扫描驱动电路、为所述多个像素单元的数据线提供数据信号的数据驱动电路、时序控制电路和灰阶控制电路，其中：
6.所述像素单元的像素驱动电路包括根据所述扫描信号选择性地存储输出到所述数据线上的所述数据信号的数据存储电路；
7.所述时序控制电路被配置为控制所述扫描驱动电路、所述数据驱动电路以及所述灰阶控制电路；
8.所述灰阶控制电路与所述多个像素单元连接，所述灰阶控制电路被配置为在所述时序控制电路的控制下向所述多个像素单元输出公共电压、灰阶驱动电压以及高频脉冲灰阶电压；
9.所述多个像素单元根据所述数据存储电路存储的数据信号分别表现所述灰阶驱动电压、高频脉冲灰阶电压与所述公共电压对应的灰阶级。
10.例如，所述灰阶控制电路包括主控电路、以及依次连接的分频器、环形计数器和数据选择器；其中，
11.所述主控电路与所述数据选择器连接，被配置为接受所述时序控制电路的控制并输出所述灰阶驱动电压到所述多个像素单元和所述数据选择器；
12.所述分频器与所述时序控制电路连接，被配置为接收所述时序控制电路输出的周期为t
clk
的时钟信号并分频成为周期为t
clk
/n的时钟信号，输出作为所述环形计数器输入的时钟信号；
13.所述环形计数器被配置为接收所述周期为t
clk
/n的时钟信号并输出环形计数器输出信号；
14.所述数据选择器被配置为接收所述灰阶驱动电压和所述环形计数器输出信号，输出所述高频脉冲灰阶电压到所述多个像素单元；
15.其中，n为大于1的整数。例如，所述像素单元的像素驱动电路还包括数据写入电路和显示驱动电路，所述数据写入电路、数据存储电路和显示驱动电路依次连接，所述像素单元的公共电极被配置为输入所述公共电压；
16.所述数据写入电路与所述数据线连接，被配置为根据所述扫描信号选择性将输出到所述数据线上的所述数据信号写入所述数据存储电路；
17.所述显示驱动电路与所述像素单元的像素电极连接，被配置为输入所述灰阶驱动电压和高频脉冲灰阶电压，并根据所述数据存储电路存储的数据信号控制所述像素单元分别表现所述灰阶驱动电压、高频脉冲灰阶电压与所述公共电压对应的灰阶级。
18.例如，所述公共电压为周期t
com
的交流电压；
19.所述灰阶驱动电压包括与所述交流电压同相的周期为t
com
的第一电压和所述交流电压反相的周期为t
com
的第二电压。
20.例如，所述环形计数器还被配置为将所述周期为t
clk
/n的时钟信号的每m个脉冲计数并输出占空比为1/m、周期为t
clk
/(m
·
n)的环形计数器输出信号；
21.所述数据选择器的选择控制端接收所述周期为t
clk
/(m
·
n)的环形计数器输出信号，所述数据选择器的数据输入控制端接收所述第一电压和所述第二电压，所述数据选择器的输出端输出占空比为1/m、周期为t
clk
/(m
·
n)的所述高频脉冲灰阶电压，所述占空比为1/m、周期为t
clk
/(m
·
n)的所述高频脉冲灰阶电压包括相位相反的第一高频脉冲灰阶电压和第二高频脉冲灰阶电压；
22.所述第一电压、第二电压、第一高频脉冲灰阶电压和第二高频脉冲灰阶电压分别通过第一电压信号线、第二电压信号线、第一高频脉冲灰阶电压信号线和第二高频脉冲灰阶电压信号线输入到所述多个像素单元各自的像素驱动电路；
23.其中，m为大于1的整数。
24.例如，所述数据选择器与所述多个像素单元之间还连接有数据缓冲器，所述数据缓冲器被配置为将所述高频脉冲灰阶电压暂存并输出到所述多个像素单元。
25.例如，所述数据线包括第一数据线和第二数据线，分别被配置为传输所述数据信号包括的第一数据信号和第二数据信号；
26.所述数据存储电路包括第一存储电路和第二存储电路，分别被配置为存储所述第一数据信号和所述第二数据信号；
27.所述显示驱动电路包括第一开关元件、第二开关元件、第三开关元件和第四开关元件，以及第一与门、第二与门、第三与门和第四与门，所述显示驱动电路的各个开关元件的控制极与所述显示驱动电路的各个所述与门的输出端依次对应连接，所述显示驱动电路的各个开关元件的第一极分别连接到第一电压信号线、第二电压信号线、第一高频脉冲灰阶电压信号线和第二高频脉冲灰阶电压信号线，所述显示驱动电路的各个开关元件的第二极与所述像素单元的像素电极连接；
28.所述数据写入电路包括第五开关元件和第六开关元件，所述数据写入电路的各个开关元件的控制极与所述扫描线连接，所述第五开关元件的第一极与所述第一数据线连接，所述第五开关元件的第二极与所述第一存储电路的输入端连接，所述第六开关元件的第一极与所述第二数据线连接，所述第六开关元件的第二极与所述第二存储电路的输入端连接；
29.所述第一存储电路的输入端与所述第一与门的第一输入端、所述第二与门的第一输入端连接，所述第一存储电路的输出端与所述第三与门的第一输入端、所述第四与门的第一输入端连接；
30.所述第二存储电路的输入端与所述第一与门的第二输入端、所述第三与门的第二输入端连接，所述第二存储电路的输出端与所述第二与门的第二输入端、所述第四与门的第二输入端连接。
31.例如，所述第一存储电路包括第一反相器和第二反相器；所述第一反相器的输入端、第二反相器的输出端与所述第五开关元件的第二极、所述第一与门的第一输入端、所述第二与门的第一输入端连接，所述第一反相器的输出端、所述第二反相器的输入端与所述第三与门的第一输入端、所述第四与门的第一输入端连接；
32.所述第二存储电路包括第三反相器和第四反相器；所述第三反相器的输入端、第四反相器的输出端与第六开关元件的第二极、所述第一与门的第二输入端、所述第三与门的第二输入端连接，所述第三反相器的输出端、所述第四反相器的输入端与所述第二与门的第二输入端、所述第四与门的第二输入端连接。
33.例如，所述第一反相器和第二反相器包括tft反相器，各个所述开关元件为薄膜晶体管，各个所与门包括薄膜晶体管与门；或者，
34.所述第一反相器和第二反相器包括cmos反相器，各个所述开关元件为cmos晶体管，各个所述与门包括cmos与门。
35.根据本公开的实施例的一方面，提供了一种上述显示面板的驱动方法，其中：
36.通过所述扫描驱动电路向所述多个像素单元的扫描线提供扫描信号；
37.通过所述数据驱动电路向所述多个像素单元的数据线提供数据信号；
38.根据所述扫描信号选择性地在所述多个像素单元各自的数据存储电路中存储输出到所述数据线上的所述数据信号；
39.通过所述灰阶控制电路向所述多个像素单元输出公共电压、灰阶驱动电压以及高频脉冲灰阶电压，所述多个像素单元在根据所述数据存储电路存储的数据信号分别表现所述灰阶驱动电压、高频脉冲灰阶电压与所述公共电压对应的灰阶级。
40.例如，所述灰阶控制电路包括主控电路、以及依次连接的分频器、环形计数器和数据选择器；所述主控电路与所述数据选择器连接，所述分频器与所述时序控制电路连接；所述驱动方法包括：
41.通过所述环形计数器产生占空比为1/m、周期为t
clk
/(m
·
n)的环形计数器输出信号并输入到所述数据选择器；
42.通过所述数据选择器输出所述占空比为1/m、周期为t
clk
/(m
·
n)的所述高频脉冲灰阶电压包括相位相反的第一高频脉冲灰阶电压和第二高频脉冲灰阶电压；
43.根据所述数据存储电路存储的数据信号控制所述多个像素单元分别表现所述第一电压、第二电压、第一高频脉冲灰阶电压、第二高频脉冲灰阶电压与所述公共电压对应的灰阶级。
44.根据本公开的实施例的一方面，提供了一种显示装置，其中，包括如上述的显示面板。
附图说明
45.图1示出了相关技术中的一种像素电路的示意图。
46.图2示出了根据本公开一个或多个实施例的显示面板的示意图。
47.图3示出了根据本公开一个或多个实施例的灰阶控制电路的示意图。
48.图4示出了根据本公开一个或多个实施例的像素单元的像素驱动电路的示意图。
49.图5示出了根据本公开一个或多个实施例的像素单元的像素驱动电路的时序图。
50.图6示出了根据本公开一个或多个实施例的像素单元的像素驱动电路的具体结构示意图。
51.图7示出了根据本公开一个或多个实施例的显示面板的驱动方法的示意图。
具体实施方式
52.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部。基于所描述的本公开实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或配置。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。
53.除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。
54.此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。“包括”或者“包含”等类似的词语意指出现该词前面的
元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
55.在本公开中，除非另有明确的规定和限定，术语“连接”、“相连”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在公开中的具体含义。
56.下面结合附图对本公开实施例提供的显示面板以及显示装置进行描述。
57.图2是本公开的一个或多个实施例的提供的显示面板的结构示意图。如图2所示，包括：多个像素单元201、为多个像素单元201的扫描线g1～gm提供扫描信号的扫描驱动电路202、为多个像素单元提供数据信号的数据驱动电路203、时序控制电路204和灰阶控制电路205。
58.像素单元201的像素驱动电路包括数据存储电路(图2中未示出)，被配置为根据扫描信号选择性地存储输出到数据线d1～dn上的数据信号；时序控制电路204被配置为控制扫描驱动电路202、数据驱动电路203以及灰阶控制电路205；灰阶控制电路205与像素单元201连接，灰阶控制电路205被配置为在时序控制电路204的控制下向像素单元201输出公共电压、灰阶驱动电压以及高频脉冲灰阶电压；像素单元201根据数据存储电路存储的数据信号分别表现上述灰阶驱动电压、高频脉冲灰阶电压与所述公共电压对应的灰阶级。
59.对于灰阶控制电路205，如图3所述，包括主控电路2051、以及依次连接的分频器2052、环形计数器2053和数据选择器2054；其中，
60.主控电路2051与数据选择器2054连接，主控电路2051接受时序控制电路204的控制并输出灰阶驱动电压到像素单元201和数据选择器2054中。
61.分频器2052与时序控制电路204连接，分频器2052接收时序控制电路204输出的周期为t
clk
的时钟信号并分频成为周期为t
clk
/n的时钟信号，之后将其输出作为环形计数器2053输入的时钟信号。
62.环形计数器2053在接收上述周期为t
clk
/n的时钟信号后，输出环形计数器输出信号。
63.数据选择器2054被配置为接收所述灰阶驱动电压和环形计数器2053的输出信号和，输出高频脉冲灰阶电压到多个像素单元201。这里n为大于1的整数。
64.在本公开的一个或多个实施例中，灰阶控制电路205还可以包括数据缓冲器2055，该数据缓冲器2055被配置为将前述高频脉冲电压暂存并输出到多个像素单元201中。
65.对于像素单元201，图4示出了根据本公开一个或多个实施例的像素单元的像素驱动电路。如图4所示，对于本公开一个或多个实施例的任一个像素单元(1≤i≤m，1≤j≤n，这里不做限定)的像素驱动电路，除了包括上述的数据存储电路2012，还包括数据写入电路2011和显示驱动电路2013，数据写入电路2011、数据存储电路2012和显示驱动电路2013依次连接，且像素单元201的液晶单元lc的公共电极输入所述公共电压v
com
；数据写入电路2011与数据线连接，数据写入电路2011被配置为根据上述的扫描信号选择性将输出到所述数据线上的所述数据信号写入所述数据存储电路2012中；显示驱动电路2013与像素单元201的液晶单元lc的像素电极连接，显示驱动电路2013被配置为输入所灰阶驱动电压和高
频脉冲灰阶电压，并根据数据存储电路2012存储的数据信号控制像素单元201分别表现所述灰阶驱动电压、高频脉冲灰阶电压与所述公共电压v
com
对应的灰阶级。
66.在本公开的一个或多个实施例中，所述公共电压v
com
为周期t
com
的交流电压；所述灰阶驱动电压包括与所述交流电压同相的周期为t
com
的第一电压和所述ac公共电压反相的周期为t
com
的第二电压。像素单元201根据数据存储器2012存储的数据信号控制分别施加到像素单元201的液晶单元lc的像素电极上的与公共电压v
com
同相的第一电压v
frp
和反相的第二电压v
xfrp
，以使得像素单元的状态能够在显示状态和不显示状态之间切换。
67.在本公开的一个或多个实施例中，环形计数2053还被配置为将所述周期为t
clk
/n的时钟信号的每m个脉冲计数并输出占空比为1/m、周期为t
clk
/(m
·
n)的环形计数器输出信号；数据选择器2054的选择控制端接收所述周期为t
clk
/(m
·
n)的环形计数器输出信号，数据选择器2054的数据输入控制端接收第一电压v
frp
和第二电压v
xfrp
，数据选择器2054的输出端输出占空比为1/m、周期为t
clk
/(m
·
n)的所述高频脉冲灰阶电压，所述占空比为1/m、周期为t
clk
/(m
·
n)的所述高频脉冲灰阶电压包括相位相反的第一高频脉冲灰阶电压v
l0
和第二高频脉冲灰阶电压v
l1
。其中，m为大于1的整数。如图4所示，第一电压v
frp
、第二电压v
xfrp
、第一高频脉冲灰阶电压v
l0
和第二高频脉冲灰阶电压v
l1
分别通过第一电压信号线frp、第二电压信号线xfrp、第一高频脉冲灰阶电压信号线l0和第二高频脉冲灰阶电压信号线l1输入到所述多个像素单元各自的显示驱动电路。其中，m为大于1的整数。不同占空比的高阶脉冲灰阶驱动电压可以形成不同的灰阶。对于上述公开的显示面板，可以表现第一电压v
frp
、第二电压v
xfrp
、第一高频脉冲灰阶电压v
l0
和第二高频脉冲灰阶电压v
l1
和所述公共电压v
com
对应的四个灰阶级，增加了显示面板的灰阶度。
68.图5示出了根据本公开一个或多个实施例的像素单元的像素驱动电路的时序图。具体地，如图5所示，所述公共电压为周期t
com
的交流电压v
com
，所述灰阶驱动电压包括与所述交流电压同相的周期为t
com
的第一电压v
frp
和所述公共电压反相的周期为t
com
的第二电压v
xfrp
。对于上述的高频脉冲灰阶电压，第一高频脉冲灰阶电压v
l0
为在t
com
的周期内，与v
com
同相，脉冲占空比为1/m，t
clk
/(m
·
n)的高频脉冲，此条件下，在一个t
com
时间内，像素单元的液晶单元lc的公共电极和像素电极的两端电压以t
clk
/(m
·
n)为周期快速翻转，当t
clk
/(m
·
n)较小时，根据人眼视觉暂留效应，表现为显示l0灰阶。而第二高频脉冲灰阶电压v
l1
为在t
com
的周期内，与v
com
反相，脉冲占空比为1/m，t
clk
/(m
·
n)的高频脉冲，在一个t
com
时间内，像素单元的液晶单元lc的公共电极和像素电极的两端电压以t
clk
/(m
·
n)为周期快速翻转，当t
clk
/(m
·
n)较小时，同样根据人眼视觉暂留效应，表现为显示l1灰阶。为避免屏幕闪烁，提升观看体验，根据pwm调光原理，其中，高频脉冲的周期t
clk
/(m
·
n)的选取基准只要低于10ms，即闪烁频率高于100hz，此时，人眼由于视觉残留现象即无法感受到闪烁。随着液晶技术发展，普遍存在响应时间1ms以下的液晶，t
clk
/(m
·
n)可以低至1ms，即闪烁频率高于1khz，表现灰阶的同时避免闪烁，提升观看体验。
69.本公开的一个或多个实施例中，每隔t
com
时间，公共电压v
com
与所述灰阶驱动电压(v
frp
、v
xfrp
、v
l0
、v
l1
)均将正负翻转，从而使得液晶单元lc两端电压跳变，避免液晶极化。
70.在本公开的一个或多个实施例中，如图4所示，所述数据线包括第一数据线dja和第二数据线djb，这两个数据线分别被配置为传输所述数据信号包括的第一数据信号和第二数据信号。针对像素电路的像素驱动电路的具体结构，下面将结合图6进行详细描述。
71.如图6所示，针对所述数据线包括第一数据线dja和第二数据线djb的情况，相应的，图4中的所述数据存储电路2012包括第一存储电路501和第二存储电路502，分别被配置为存储所述第一数据信号和所述第二数据信号。而图4中的显示驱动电路2013包括第一开关元件t1、第二开关元件t2、第三开关元件t3和第四开关元件t4，以及第一与门y1、第二与门y2、第三与门y3和第四与门y4，所述显示驱动电路的各个开关元件的控制极与所述显示驱动电路的上述各个所述与门的输出端依次对应连接，所述显示驱动电路的上述各个开关元件的第一极分别连接到第二高频脉冲灰阶电压信号线l1、第一高频脉冲灰阶电压信号线l0、第二电压信号线xfrp和第一电压信号线frp，所述显示驱动电路的各个开关元件的第二极与所述像素单元的液晶单元lc的像素电极连接。图6的各个开光元件的第一极与上述信号线的连接次序仅作为示例，实际中连接次序不做限定。
72.对于图4中的数据写入电路2011，如图6所示，包括第五开关元件t5和第六开关元件t6，所述数据写入电路的各个开关元件的控制极与扫描线gi连接，第五开关元件t5的第一极与第一数据线dja连接，第五开关元件t5的第二极与第一存储电路501的输入端连接，第六开关元件t6的第一极与第二数据线djb连接，第六开关元件t6的第二极与第二存储电路502的输入端连接。第一存储电路501的输入端与第一与门y1的第一输入端、第二与门y2的第一输入端连接，第一存储电路501的输出端与第三与门y3的第一输入端、第四与门y4的第一输入端连接；第二存储电路502的输入端与第一与门y1的第二输入端、第三与门y3的第二输入端连接，第二存储电路502的输出端与第二与门y2的第二输入端、第四与门y4的第二输入端连接。
73.对于第一存储电路501和第二存储电路502，如图6所述，第一存储电路501包括第一反相器in1和第二反相器in2，第一反相器in1的输入端、第二反相器in2的输出端与第五开关元件t5的第二极、第一与门y1的第一输入端、第二与门y2的第一输入端连接，第一反相器in1的输出端、第二反相器in2的输入端与第三与门y3的第一输入端、第四与门y4的第一输入端连接。第二存储电路502包括第三反相器in3和第四反相器in4，第三反相器in3的输入端、第四反相器in4的输出端与第六开关元件t6的第二极、第一与门y1的第二输入端、第三与门y3的第二输入端连接，第三反相器in3的输出端、第四反相器in4的输入端与第二与门y2的第二输入端、第四与门y4的第二输入端连接。
74.在本公开的一个或多个实施例中，第一反相器in1和第二反相器in2包括tft反相器，各个所述开关元件为薄膜晶体管，各个所与门包括薄膜晶体管与门；或者，所述第一反相器和第二反相器包括cmos反相器，各个所述开关元件为cmos晶体管，各个所述与门包括cmos与门。
75.本公开的一个或多个实施例中采用的均可以为薄膜晶体管或场效应管或其他特性相同的器件。优选地，本公开的一个或多个实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的薄膜晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开实施例中，将源极和漏极中的一个称为第一极，将源极和漏极中的另一个称为第二极。在本公开的一个或多个示例中以n型薄膜晶体管为例进行了描述。本领域技术人员可以理解，本公开实施例显然也可以应用于p型薄膜晶体管的情况。
76.以上仅给出了本公开的显示面板的示例，本公开的实施例不限于此，对于显示面板的像素单元的数据存储电路、数据线、灰阶电压输入的信号线的结构和数量，以及灰阶控
制电路的结构和输出的高频脉冲灰阶电压数量可以根据需要来设置。这里的数据存储电路、数据线、灰阶电压输入的信号线数量之间是成比例的。与图1所示的相关技术的像素电路相比，本公开可以为像素单元提供更多的灰阶电压信号数量来得到期望的显示面板的灰阶度，可满足更广泛的用户需求。
77.根据本公开的实施例的一方面，提供了一种上述显示面板的驱动方法，该驱动方法适用于上述任意实施例的显示面板，下面将结合图2的显示面板的来进行描述。如图7所示，该驱动方法包括：
78.步骤s601：通过所述扫描驱动电路202向多个像素单元201的扫描线g1～gm提供扫描信号。
79.步骤s602：通过所述数据驱动电路203向多个像素单元201的数据线d1～dn提供数据信号。
80.步骤s603：根据所述扫描信号选择性地在多个像素单元201各自的数据存储电路中存储输出到数据线d1～dn上的所述数据信号。
81.步骤s604：通过灰阶控制电路205向所述多个像素单元201输出公共电压、灰阶驱动电压以及高频脉冲灰阶电压，这里的多个像素单元201则在根据所述数据存储电路存储的数据信号分别表现灰阶驱动电压、高频脉冲灰阶电压与公共电压对应的灰阶级。
82.根据本公开的一个或多个实施例，如图3所示，灰阶控制电路205还可以包括主控电路2051、以及依次连接的分频器2052、环形计数器2053和数据选择器2054；主控电路2051与数据选择器2054连接，分频器2052与图2中的时序控制电路204连接。在此情况下，上述驱动方法的步骤s604还包括：通过环形计数器2053产生占空比为1/m、周期为t
clk
/(m
·
n)的环形计数器输出信号并输入到数据选择器2054；通过数据选择器2054输出所述占空比为1/m、周期为t
clk
/(m
·
n)的所述高频脉冲灰阶电压包括相位相反的第一高频脉冲灰阶电压和第二高频脉冲灰阶电压；根据所述数据存储电路存储的数据信号控制多个像素单元201分别表现所述第一电压、第二电压、第一高频脉冲灰阶电压、第二高频脉冲灰阶电压与所述公共电压对应的灰阶级。其中，m为大于1的整数。
83.根据本公开的实施例的一方面，提供了一种显示装置，包括上述实施例的任一示例所示的显示面板。例如，该显示装置可以为反射式、半反半透、透明液晶显示装置等中的任意一者、以及包括该显示装置的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件，因此本公开的保护范围不应限定为某种特定类型的显示装置。
84.根据本公开的实施例采用高频脉冲电压调整液晶电压的像素驱动电路结合对应时序，利用人眼视觉暂留实现不同灰阶显示，可以从根本上实现具有存储电路的显示面板多灰阶显示，满足更广泛的用户需求；另一方面，本公开实施例的像素电路复杂度低于现有mip的多灰阶方案，在降低设计成本、降低功耗方面有无可取代的优势。
85.此外，根据本公开的驱动方法还可以被实现为由cpu执行的计算机程序，该计算机程序可以存储在计算机非瞬态可读存储介质中。在该计算机程序被cpu执行时，执行本公开的方法中限定的上述功能。
86.此外，应该明白的是，本文所述的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例
子而非限制性的，非易失性存储器可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦写可编程rom(eeprom)或快闪存储器。易失性存储器可以包括随机存取存储器(ram)，该ram可以充当外部高速缓存存储器。作为例子而非限制性的，ram可以以多种形式获得，比如同步ram(dram)、动态ram(dram)、同步dram(sdram)、双数据速率sdram(ddrsdram)、增强sdram(esdram)、同步链路dram(sldram)以及直接rambusram(drram)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
87.本领域的技术人员可以理解，上面所描述的实施例都是示例性的，并且本领域的技术人员可以对其进行改进，各种实施例中所描述的结构在不发生结构或者原理方面的冲突的情况下可以进行自由组合。
88.在详细说明本公开的较佳实施例之后，熟悉本领域的技术人员可清楚的了解，在不脱离随附权利要求的保护范围与精神下可进行各种变化与改变，且本公开亦不受限于说明书中所举示例性实施例的实施方式。