存储器控制器及存储器装置的制作方法

技术特征：
1.一种存储器装置，其中，包括：多个存储器芯片；以及一存储器控制器，耦接至这些存储器芯片，且包括：一控制单元；一存储单元，耦接至该控制单元，且包括多个存储区域，各该存储区域由一存储器地址表示，且存储有一生成矩阵的多个部分的其中之一；以及多个编码器单元，耦接至该控制单元及该存储单元，且一对一、一对多或多对一耦接至这些存储器芯片，其中这些编码器单元是基于一低密度奇偶校验码(ldpc)编码，该ldpc编码是基于该生成矩阵。2.根据权利要求1所述的存储器装置，其中，各该编码器单元被配置以执行：判断是否接收到一笔完整的用户数据；响应于接收到一笔完整的用户数据的判断，将一状态设定为准备就绪并传送一准备就绪信号至该控制单元。3.根据权利要求2所述的存储器装置，其中，该控制单元被配置以执行：判断是否有收到该准备就绪信号；响应于该准备就绪信号，根据一目前地址决定一结束地址，其中该目前地址及该结束地址是从这些存储器地址中选择而出；将该目前地址传送至该状态为准备就绪的该一或多个编码器单元；以及将该目前地址传送至该存储单元，并指示该存储单元根据该目前地址输出对应于该目前地址的该存储区域存储的该生成矩阵的该部分至该状态为准备就绪的该一或多个编码器单元。4.根据权利要求3所述的存储器装置，其中，各该编码器单元更被配置以执行：根据该目前地址将该用户数据中对应于该目前地址的多个子序列的其中之一与该生成矩阵中对应于该目前地址的该部分计算一或多个其偶校验码。5.根据权利要求4所述的存储器装置，其中，该控制单元更被配置以执行：判断是否已达到一结束条件，该结束条件是为该目前地址等于该结束地址；以及响应于未达到该结束条件的一判断，更新该目前地址。6.一种存储器控制器，其中，包括：一控制单元；一存储单元，耦接至该控制单元，且包括多个存储区域，各该存储区域由一存储器地址表示，且存储有一生成矩阵的多个部分的其中之一；以及多个编码器单元，耦接至该控制单元及该存储单元，且一对一、一对多或多对一耦接至多个存储器芯片，其中这些编码器单元是基于一低密度奇偶校验码(ldpc)编码，该ldpc编码是基于该生成矩阵。7.根据权利要求6所述的存储器控制器，其中，各该编码器单元被配置以执行：判断是否接收到一笔完整的用户数据；响应于接收到一笔完整的用户数据的判断，将一状态设定为准备就绪并传送一准备就
绪信号至该控制单元。8.根据权利要求7所述的存储器控制器，其中，该控制单元被配置以执行：判断是否有收到该准备就绪信号；响应于该准备就绪信号，根据一目前地址决定一结束地址，其中该目前地址及该结束地址是从这些存储器地址中选择而出；将该目前地址传送至该状态为准备就绪的该一或多个编码器单元；以及将该目前地址传送至该存储单元，并指示该存储单元根据该目前地址输出对应于该目前地址的该存储区域存储的该生成矩阵的该部分至该状态为准备就绪的该一或多个编码器单元。9.根据权利要求8所述的存储器控制器，其中，各该编码器单元更被配置以执行：根据该目前地址将该用户数据中对应于该目前地址的多个子序列的其中之一与该生成矩阵中对应于该目前地址的该部分计算一或多个其偶校验码。10.根据权利要求9所述的存储器控制器，其中，该控制单元更被配置以执行：判断是否已达到一结束条件，该结束条件是为该目前地址等于该结束地址；以及响应于未达到该结束条件的一判断，更新该目前地址。

技术总结
本发明公开了一种存储器装置及存储器控制器。存储器控制器包括控制单元、一存储单元及多个编码器单元。存储单元耦接至控制单元，且包括多个存储区域。各存储区域由一存储器地址表示，且存储有一生成矩阵的多个部分的其中之一。编码器单元耦接至控制单元及存储单元，且一对一、多对一、或一对多耦接至存储器芯片。编码器单元是基于一低密度奇偶校验码(LDPC)编码，且LDPC编码是基于生成矩阵。且LDPC编码是基于生成矩阵。且LDPC编码是基于生成矩阵。


技术研发人员：王冠杰
受保护的技术使用者：旺宏电子股份有限公司
技术研发日：2020.07.01
技术公布日：2022/1/3