一种埋入式三维堆叠的晶圆级扇出封装结构及其制造方法与流程

1.本发明涉及一种埋入式三维堆叠的晶圆级扇出封装结构及其制造方法，属于半导体芯片封装技术领域。


背景技术：

2.扇出型封装目前为晶圆级先进封装方法之一，由于需封装芯片的数量的不断增加，多芯片所占用的横向面积越来越大，因此，开始将多芯片进行纵向连接，以使得在相同的横向面积中封装更多的芯片，已有的纵向封装技术中，被封装芯片均为单面有源芯片，封装后封装体中的芯片与芯片之间以及芯片与外部器件之间的信号传输距离远，信号衰减和损耗较大。


技术实现要素：

3.为了克服现有技术的不足，本发明提供了一种埋入式三维堆叠的晶圆级扇出封装结构及其制造方法,以缩短电信号传输时间，提高电信号的传输效率，提高封装体的电性能。
4.本发明的技术方案：本发明提供了一种埋入式三维堆叠的晶圆级扇出封装结构，其包括带有tsv通孔的桥接芯片、第一再布线金属层、第二再布线金属层、金属柱ⅲ、塑封料ⅰ，所述第一再布线金属层的上表面设置第一再布线金属层的上焊盘ⅱ和第一再布线金属层的上焊盘ⅰ，所述第一再布线金属层的上焊盘ⅰ设置在所述第一再布线金属层的上焊盘ⅱ的四周，其下表面设置第一再布线金属层的下焊盘；所述第二再布线金属层的下表面设置第二再布线金属层的下焊盘ⅰ和第二再布线金属层的下焊盘ⅱ，所述第二再布线金属层的下焊盘ⅰ设置在所述第二再布线金属层的下焊盘ⅱ的四周，其上表面设置所述第二再布线金属层的上焊盘；所述带有tsv通孔的桥接芯片包括芯片本体、第三再布线金属层ⅰ、第三再布线金属层ⅱ、若干个金属柱ⅰ、金属图案层ⅱ、若干个金属柱ⅱ、若干个金属导电柱和底填膜，所述金属导电柱上下贯穿芯片本体并露出其顶端，所述第三再布线金属层ⅰ与第三再布线金属层ⅱ分别设置于所述金属导电柱的上方和下方，并且其焊盘分别与所述金属导电柱的上下表面固连，所述第三再布线金属层ⅰ与芯片本体的上表面之间的空间填充钝化层；所述金属柱ⅰ设置于第三再布线金属层ⅰ的上焊盘，所述金属柱ⅱ通过所述金属图案层ⅱ设置于所述第三再布线金属层ⅱ的下方，所述金属图案层ⅱ选择性连接第三再布线金属层ⅱ的下焊盘，所述金属柱ⅱ的末端设置栅极阵列焊球ⅰ，所述底填膜填充并覆盖金属层ⅱ、金属柱ⅱ和栅极阵列焊球ⅰ；所述带有tsv通孔的桥接芯片和若干个金属柱ⅲ设置在第一再布线金属层和第二再布线金属层之间，所述金属柱ⅲ设置在带有tsv通孔的桥接芯片的四周，且所述带有tsv
通孔的桥接芯片的高度与所述金属柱ⅲ的高度相同；所述带有tsv通孔的桥接芯片的栅极阵列焊球ⅰ与所述第一再布线金属层的上焊盘ⅱ实现电性连接，所述金属柱ⅲ的下表面与第一再布线金属层的上焊盘ⅰ实现电性连接，所述带有tsv通孔的桥接芯片的金属柱ⅰ的上表面与第二再布线金属层的下焊盘ⅱ实现电性连接，金属柱ⅲ的上表面与第二再布线金属层的下焊盘ⅱ实现电性连接，所述塑封料ⅰ包封带有tsv通孔的桥接芯片和所有金属柱ⅲ，形成塑封体。
5.可选地，所述第一再布线金属层与第二再布线金属层的结构相同。
6.可选地，所述金属导电柱的直径小于金属柱ⅰ和/或金属柱ⅱ。
7.可选地，所述第二再布线金属层的上方电性连接若干个芯片、无源器件或芯片封装体并通过塑封料ⅱ填充。
8.可选地，还包括复合金属层，所述复合金属层由下而上依次包含具有金属粘合层、金属阻挡层和金属种子层的多层金属叠层，所述金属粘合层形成在第二再布线金属层的上焊盘的上表面，所述金属阻挡层形成在所述金属粘合层上，所述金属种子层形成在所述金属阻挡层上并且充当第二再布线金属层的上焊盘和随后的所述芯片、无源器件或芯片封装体的焊料凸点的中间导电层。
9.可选地，所述第一再布线金属层的下焊盘设置栅极阵列焊球ⅱ。
10.本发明还提供了一种埋入式三维堆叠的晶圆级扇出封装结构的制造方法，其步骤如下：步骤一、制作带有tsv通孔的桥接芯片，其具体步骤如下：步骤1.1、取一半导体晶圆，半导体晶圆的芯片本体上设有复数个半导体芯片，其由锯道隔开，所述半导体芯片具有有源上表面以及无源下表面；步骤1.2、在芯片本体的有源表面涂覆光刻胶层，通过掩模图案采用光刻技术形成光刻胶开口图案层，所述光刻胶层的厚度由步骤1.6的钝化层的厚度决定；步骤1.3、采用深反应离子蚀刻技术通过光刻胶开口图案层的开口在半导体晶圆内制作通孔；步骤1.4、通过使用pvd、cvd、电解镀覆、化学镀覆工艺在通孔中填充导电材料，形成金属导电柱；步骤1.5、再通过光刻工艺去除光刻胶开口图案层，露出芯片本体的有源表面，同时露出金属导电柱的上端部分；步骤1.6、使用pvd、cvd、印刷、旋涂、喷涂、丝网印刷或层压工艺在表面ⅰ上形成一层钝化层；步骤1.7、使用层压工艺，在钝化层上应用背研磨带研磨直至露出金属导电柱，得到金属导电柱的上表面；步骤1.8、使用pvd、cvd、电解镀覆或化学镀覆工艺的图案化和金属沉积工艺在金属导电柱的上表面制作第三再布线金属层ⅰ及其上焊盘；步骤1.9、再次通过pvd、cvd、电解镀覆、化学镀覆工艺或金属沉积工艺在第三再布线金属层ⅰ的上焊盘上制作金属柱ⅰ；步骤1.10、将半导体晶圆反转固定放置于第一临时载片及可释放胶层上；步骤1.11、对半导体晶圆的无源下表面应用背研磨带进行研磨去除部分芯片本
体，并露出金属导电柱，得到新的表面ⅱ；步骤1.12、通过pvd、cvd、电解镀覆、化学镀覆工艺或金属沉积工艺在表面ⅱ上制作第三再布线金属层ⅱ及其第三再布线金属层ⅱ的下焊盘；步骤1.13、第三再布线金属层ⅱ的上表面再次通过电解镀覆工艺形成金属图案层ⅱ117，金属图案层ⅱ选择性连接第三再布线金属层ⅱ的上焊盘；步骤1.14、通过pvd、cvd、电解镀覆、化学镀覆工艺或金属沉积工艺在金属图案层ⅱ上制作金属柱ⅱ；步骤1.15、通过使用蒸发、电解电镀、化学电镀、球落或丝网印刷工艺，将导电凸点材料沉积在金属柱ⅱ上；步骤1.16、将半导体芯片晶圆装载到划片膜ⅰ，划片膜ⅰ上方设置有底填膜层；步骤1.17、通过化学蚀刻、机械剥离、化学机械平坦化、机械研磨、热烘烤、uv光、激光扫描或者湿法去除可释放胶层和第一临时载片；步骤1.18、利用锯条或激光切割工具按照锯道将半导体芯片晶圆切割为单颗封装后的带有tsv通孔的桥接芯片；步骤1.19、从划片膜ⅰ上拾取得到复数颗带有tsv通孔的桥接芯片；步骤二、将带有tsv通孔的桥接芯片通过半导体工艺进行封装，其具体步骤如下：步骤2.1、取一临时载片，材料诸如是硅、锗、砷化镓、磷化铟或者碳化硅，并在上表面制作可释放图层；步骤2.2、在可释放图层上制作第一再布线金属层，并形成第一再布线金属层的上焊盘ⅰ和第一再布线金属层的上焊盘ⅱ以及第一再布线金属层的下焊盘，第一再布线金属层的上焊盘ⅰ设置在第一再布线金属层的上焊盘ⅱ的四周；步骤2.3、在第一再布线金属层的第一上焊盘ⅰ上通过pvd、cvd、电解镀覆、化学镀覆工艺或其他合适的金属沉积工艺制作金属柱ⅲ；步骤2.4、采用高温压合工艺，将所述带有tsv通孔的桥接芯片依次与第一再布线金属层贴装，因底填膜层在高温下会软化，在临近液态时，使栅极阵列焊球ⅰ露出底填膜层与第一再布线金属层的上焊盘ⅱ固连；步骤2.5、使用膏料印刷、压缩模制、转移模制、液体密封剂模制、真空层压、旋涂工艺，在第一再布线金属层的表面上沉积剂塑封料ⅰ，并将金属柱ⅲ和带有tsv通孔的桥接芯片完全包覆，形成塑封体；步骤2.6、应用背研磨带研磨塑封料ⅰ得到表面ⅲ，表面ⅲ露出金属柱ⅲ的上表面和带有tsv通孔的桥接芯片的金属柱ⅰ的上表面；步骤2.7、在表面ⅲ上制作第二再布线金属层，并在所述第二再布线金属层的下表面形成第二再布线金属层的下焊盘ⅰ和第二再布线金属层的下焊盘ⅱ，其上表面形成所述第二再布线金属层的上焊盘；所述第二再布线金属层的下焊盘ⅰ与金属柱ⅲ的上表面固连，第二再布线金属层的下焊盘ⅱ与带有tsv通孔的桥接芯片的金属柱ⅰ的上表面固连；
11.可选地，步骤1.2中，所述光刻胶层的厚度与钝化层的厚度相等。
12.可选地，步骤1.4中，还包括在晶圆表面及通孔内壁制作介电层薄膜，所述金属导电柱顶部高出介电层薄膜表面，并通过高温退火热处理，使金属导电柱内部晶粒重新排列，释放金属柱内部应力。
13.可选地，步骤1.13中，所述栅极阵列焊球ⅰ通过压缩成形工艺接合到金属柱ⅱ的顶端。有益效果
14.1、本发明一种埋入式三维堆叠的晶圆级扇出封装结构及其制造方法，构造了带有tsv通孔的桥接芯片结构，其从上而下分布的导电结构包括：金属柱ⅰ113、第三再布线金属层ⅰ112、金属导电柱109、金属图案层ⅱ117、金属柱ⅱ118和栅极阵列焊球ⅰ119，使得电信号能够同时实现第一再布线金属层203与第二再布线金属层209的电性连接，利用第二再布线金属层209、第一再布线金属层203以及带有tsv通孔的桥接芯片122代替传统的tsv方法实现了芯片间的垂直互联；2、带有tsv通孔的桥接芯片122中的钝化层110在带有tsv通孔的桥接芯片122的制造过程中起到了保护芯片本体102的作用，减少了半导体晶圆101在制作带有tsv通孔的桥接芯片122过程中的翘曲，同时也增加了带有tsv通孔的桥接芯片122的可靠性；3、带有tsv通孔的桥接芯片122的厚度比传统的tsv薄，因此能够大大减小使用带有tsv通孔的桥接芯片122进行进一步封装的封装体的厚度，同时，提供了更多的芯片间电信号垂直传输的路径，大大缩短了电信号传输时间，提高了电信号的传输效率，减少了电信号在传输过程中的衰减与损耗，提高了封装体的电性能。
附图说明
15.图1为本发明一种埋入式三维堆叠的晶圆级扇出封装结构的剖面示意图；图2为图1中的带有tsv通孔的桥接芯片的剖面示意图；图3a至图3u和4a至图4g为本发明一种埋入式三维堆叠的晶圆级扇出封装结构的封装方法的流程示意图；图5为图1的进一步封装结构的实施例一的剖面示意图；图6为图1的进一步封装结构的实施例二的剖面示意图；图中：半导体晶圆101芯片本体102半导体芯片或组件103锯道104无源上表面105无源下表面106通孔107表面ⅰ108金属导电柱109钝化层110金属柱的上表面111第三再布线金属层ⅰ112金属柱ⅰ113第一临时载片114可释放胶层115
表面ⅱ116金属图案层ⅱ117金属柱ⅱ118栅极阵列焊球ⅰ119划片膜ⅰ120底填膜121第一临时载片114锯道104带有tsv通孔的桥接芯片122第三再布线金属层ⅱ123第三再布线金属层ⅱ的下焊盘124临时载片201可释放图层202第一再布线金属层203上焊盘ⅰ204上焊盘ⅱ206金属柱ⅲ205金属柱ⅲ的上表面234划片膜ⅰ120塑封料ⅰ207金属柱ⅰ113，金属柱ⅰ的上表面233表面ⅲ208第二再布线金属层209第三焊盘210复合金属层240半导体芯片封装体ⅰ213半导体芯片封装体ⅱ214底胶层213塑封料ⅱ250第四焊盘215栅极阵列焊球ⅱ217封装体218划片膜ⅱ219磨片膜221塑封体222第四半导体芯片封装体220。
具体实施方式
16.下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了
便于描述，附图中仅示出了与有关发明相关的部分。
17.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
18.本发明一种埋入式三维堆叠的晶圆级扇出封装结构，其包括带有tsv通孔的桥接芯片122、第一再布线金属层203、第二再布线金属层209、金属柱ⅲ205、塑封料ⅰ207，如图1和图2所示。所述第一再布线金属层203的上表面设置第一再布线金属层的上焊盘ⅱ206和第一再布线金属层的上焊盘ⅰ204，所述第一再布线金属层的上焊盘ⅰ204设置在所述第一再布线金属层的上焊盘ⅱ206的四周，其下表面设置第一再布线金属层的下焊盘215；所述第二再布线金属层209的下表面设置第二再布线金属层的下焊盘ⅰ231和第二再布线金属层的下焊盘ⅱ232，所述第二再布线金属层的下焊盘ⅰ231设置在所述第二再布线金属层的下焊盘ⅱ232的四周，其上表面设置所述第二再布线金属层的上焊盘210；一般地，所述第一再布线金属层203与第二再布线金属层209的结构相同，均为多层再布线金属层。
19.所述带有tsv通孔的桥接芯片122包括芯片本体102、第三再布线金属层ⅰ112、第三再布线金属层ⅱ123、若干个金属柱ⅰ113、金属图案层ⅱ117、若干个金属柱ⅱ118、若干个金属导电柱109和底填膜121，所述金属导电柱109上下贯穿芯片本体102并露出其顶端，所述第三再布线金属层ⅰ112与第三再布线金属层ⅱ123分别设置于所述金属导电柱109的上方和下方，并且其焊盘分别与所述金属导电柱109的上下表面固连，第三再布线金属层ⅰ112与芯片本体102的上表面之间的空间填充钝化层110；所述金属柱ⅰ113设置于第三再布线金属层ⅰ112的上焊盘，所述金属柱ⅱ118通过所述金属图案层ⅱ117设置于所述第三再布线金属层ⅱ123的下方，所述金属图案层ⅱ117选择性连接第三再布线金属层ⅱ的下焊盘124，所述金属柱ⅱ118的末端设置栅极阵列焊球ⅰ119，所述底填膜121填充并覆盖金属层ⅱ117、金属柱ⅱ118和栅极阵列焊球ⅰ119；所述栅极阵列焊球ⅰ119还可以为接合线、导电胶、柱形凸点、微凸点等。一般地，所述金属导电柱109的直径小于金属柱ⅰ113和/或金属柱ⅱ118。
20.所述带有tsv通孔的桥接芯片122和若干个金属柱ⅲ205设置在第一再布线金属层203和第二再布线金属层209之间，所述金属柱ⅲ205设置在带有tsv通孔的桥接芯片122的四周，且所述带有tsv通孔的桥接芯片122的高度与所述金属柱ⅲ205的高度相同；所述第二再布线金属层209的上方电性连接若干个芯片、无源器件或芯片封装体并通过塑封料ⅱ250填充。
21.所述带有tsv通孔的桥接芯片122的栅极阵列焊球ⅰ119与所述第一再布线金属层的上焊盘ⅱ206实现电性连接，所述金属柱ⅲ205的下表面与第一再布线金属层的上焊盘ⅰ204实现电性连接，所述带有tsv通孔的桥接芯片122的金属柱ⅰ113的上表面与第二再布线金属层的下焊盘ⅱ232实现电性连接，金属柱ⅲ205的上表面234与第二再布线金属层的下焊盘ⅱ233实现电性连接，所述塑封料ⅰ207包封带有tsv通孔的桥接芯片122和所有金属柱ⅲ205，形成塑封体222。所述第一再布线金属层的下焊盘215设置栅极阵列焊球ⅱ217，栅极阵列焊球ⅱ217为栅极阵列焊球ⅱ中的一种，栅极阵列焊球ⅱ还可以为接合线、导电胶、柱形凸点、微凸点等。
22.本发明一种埋入式三维堆叠的晶圆级扇出封装结构的制造方法，如图3a至图3u和图4a至图4g，步骤如下:步骤一、制作带有tsv通孔的桥接芯片122，其具体步骤如下：步骤1.1、取一半导体晶圆101，半导体晶圆101带有芯片本体102，该芯片本体102诸如硅，锗，磷化铝，砷化铝，砷化镓，氮化镓，磷化铟，碳化硅或其他用于结构支撑的半导体材料。半导体晶圆101的芯片本体102上设有复数个半导体芯片103或组件，并由无效的晶粒间晶圆区域或锯道104将隔开，如图3a和图3b所示；选用制作有源器件的半导体芯片103，其包括有源上表面105和无源下表面106，有源器件的半导体芯片103可以制作包括一个或更多个晶体管、二极管以及在有源表面105内形成的其他电路元件以实现诸如数字信号处理器(dsp)、asic、存储器或其他信号处理电路之类的模拟电路或数字电路。
23.步骤1.2、在芯片本体102的有源表面105涂覆一定厚度的光刻胶层107，通过掩模图案采用光刻技术形成光刻胶开口图案层108，如图3d所示；光刻胶层107的厚度由后续工艺步骤1.6的钝化层110的厚度决定。一般地，光刻胶层107的厚度与钝化层110的厚度相等。
24.步骤1.3、采用深反应离子蚀刻技术通过光刻胶开口图案层108的开口在半导体晶圆101制作通孔107，如图3e所示；步骤1.4、通过使用pvd、cvd、电解镀覆、化学镀覆工艺或其他合适的金属沉积工艺在通孔107中填充导电材料，形成金属导电柱109，该导电材料可以是al、cu、sn、ni、au、ag或其他合适导电材料，如图3f所示；步骤1.5、再通过光刻工艺去除光刻胶开口图案层108，露出芯片本体102的有源表面105，同时露出金属导电柱109的上端部分，如图3g所示；步骤1.6、使用pvd、cvd、印刷、旋涂、喷涂、丝网印刷或层压工艺在表面ⅰ108上形成一层钝化层110，如图3h所示；步骤1.7、使用层压工艺，在钝化层110上应用背研磨带研磨直至露出金属导电柱109，得到金属导电柱109的上表面111，如图3i所示；步骤1.8、使用pvd、cvd、电解镀覆或化学镀覆工艺的图案化和金属沉积工艺在金属导电柱109的上表面111制作第三再布线金属层ⅰ112及其上焊盘，如图3j所示；步骤1.9、再次通过pvd、cvd、电解镀覆、化学镀覆工艺或金属沉积工艺在第三再布线金属层ⅰ112的上焊盘上制作金属柱ⅰ113，如图3k所示；步骤1.10、将半导体晶圆101反转固定放置于第一临时载片114及可释放胶层115上，如图3l所示；步骤1.11、对半导体晶圆101的无源下表面106应用背研磨带进行研磨去除部分芯片本体102，并露出金属导电柱109，得到新的表面ⅱ116，如图3m所示；步骤1.12、通过pvd、cvd、电解镀覆、化学镀覆工艺或金属沉积工艺在表面ⅱ116上制作第三再布线金属层ⅱ123及其第三再布线金属层ⅱ的下焊盘124，如图3n所示；步骤1.13、第三再布线金属层ⅱ123的上表面再次通过电解镀覆工艺形成金属图案层ⅱ117，金属图案层ⅱ117选择性连接第三再布线金属层ⅱ的上焊盘123，如图3o所示；步骤1.14、通过pvd、cvd、电解镀覆、化学镀覆工艺或金属沉积工艺在金属图案层ⅱ117上制作金属柱ⅱ118，如图3p所示；步骤1.15、通过使用蒸发、电解电镀、化学电镀、球落或丝网印刷工艺，将导电凸点
材料沉积在金属柱ⅱ118上。凸点材料可以是具有任选焊剂溶液的al、sn、ni、au、ag、pb、bi、cu、焊料以及其组合。例如，凸点材料可以是共晶sn/pb、高铅焊料或者无铅焊料。凸点材料使用合适的附着或接合工艺而接合到金属柱ⅱ118上，凸点材料通过将材料加热到其熔点之上被回流以形成栅极阵列焊球ⅰ119。在一些应用中，栅极阵列焊球ⅰ119也可以通过二次回流工艺成形在金属柱ⅱ118的顶端,以改善与金属柱ⅱ118的电接触性能。栅极阵列焊球ⅰ119也可以采用压缩成形工艺接合到金属柱ⅱ118的顶端。栅极阵列焊球ⅰ119代表可以形成在金属柱ⅱ118上的一种类型的栅极阵列焊球。该栅极阵列焊球也可以使用接合线、导电胶、柱形凸点、微凸点以及其他电互连结构替代。如图3q所示；步骤1.16、将半导体芯片晶圆101装载到划片膜ⅰ120，划片膜ⅰ120上方设置有底填膜层121，如图3r所示；步骤1.17、通过化学蚀刻、机械剥离、化学机械平坦化(cmp)、机械研磨、热烘烤、uv光、激光扫描或者湿法去除可释放胶层115和第一临时载片114，如图3s所示；步骤1.18、利用锯条或激光切割工具按照锯道104将半导体芯片晶圆101切割为单颗封装后的带有tsv通孔的桥接芯片122，如图3t所示；步骤1.19、从划片膜ⅰ120上拾取得到复数颗带有tsv通孔的桥接芯片122，如图3u所示；步骤二、将带有tsv通孔的桥接芯片122通过半导体工艺进行封装，其具体步骤如下：步骤2.1、取一临时载片201，材料诸如是硅、锗、砷化镓、磷化铟或者碳化硅，并在上表面制作可释放图层202，如图4a所示；步骤2.2、在可释放图层202上制作第一再布线金属层203，并形成第一再布线金属层的上焊盘ⅰ204和第一再布线金属层的上焊盘ⅱ206以及第一再布线金属层的下焊盘215，第一再布线金属层的上焊盘ⅰ204设置在第一再布线金属层的上焊盘ⅱ206的四周；第一再布线金属层203的具体制作方法如下：使用pvd、cvd、印刷、旋涂、喷涂、丝网印刷或层压工艺形成第一再布线金属层203中的绝缘层，绝缘层含有具有或不具有填料的光敏聚合物电介质膜、非光敏聚合物电介质膜、sio2、si3n4、sion、ta2o5、al2o3或具有类似绝缘和结构属性的其它材料的一层或更多层；利用图案化光致抗蚀剂层通过蚀刻工艺以及使用诸如pvd、cvd、电解镀覆或化学镀覆工艺的图案化和金属沉积工艺形成第一再布线金属层203中的导电层，导电层可以是al、cu、sn、ni、au、ag或其它合适导电材料的一层或更多层；多层导电层之间选择性电连接，如图4b所示；步骤2.3、在第一再布线金属层203的第一上焊盘ⅰ204上通过pvd、cvd、电解镀覆、化学镀覆工艺或其他合适的金属沉积工艺制作金属柱ⅲ205，如图4c所示；步骤2.4、采用高温压合工艺，将所述带有tsv通孔的桥接芯片122依次与第一再布线金属层203贴装，因底填膜层121在高温下会软化，在临近液态时，使栅极阵列焊球ⅰ119露出底填膜层121与第一再布线金属层的上焊盘ⅱ206固连，如图4d所示；步骤2.5、使用膏料印刷、压缩模制、转移模制、液体密封剂模制、真空层压、旋涂工艺，在第一再布线金属层203的表面上沉积剂塑封料ⅰ207，并将金属柱ⅲ205和带有tsv通孔的桥接芯片122完全包覆，形成塑封体222；塑封料ⅰ207可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯或者具有适当填料的聚合物。塑封料ⅰ207起密封
作用，是不导电的并且在环境上保护半导体器件免受外部元件和污染物影响。如图4e所示；步骤2.6、应用背研磨带研磨塑封料ⅰ207得到表面ⅲ208，表面ⅲ208露出金属柱ⅲ的上表面234和带有tsv通孔的桥接芯片122的金属柱ⅰ的上表面233，如图4f所示；步骤2.7、在表面ⅲ208上制作第二再布线金属层209，并在所述第二再布线金属层209的下表面形成第二再布线金属层的下焊盘ⅰ231和第二再布线金属层的下焊盘ⅱ232，其上表面形成所述第二再布线金属层的上焊盘210；所述第二再布线金属层的下焊盘ⅰ231与金属柱ⅲ的上表面234固连，第二再布线金属层的下焊盘ⅱ232与带有tsv通孔的桥接芯片122的金属柱ⅰ的上表面233固连，如图4g所示；接下来，通过常规半导体工艺，可以在第二再布线金属层的上焊盘210上连接若干个芯片、无源器件或半导体芯片封装体，并通过塑封料ⅱ250填充。如图5和图6所示，图5中，芯片ⅰ211和芯片ⅱ212直接与第二再布线金属层的上焊盘210电性连接，并通过底填胶252填充半导体芯片封装体ⅰ213和半导体芯片封装体ⅱ214与第二再布线金属层209之间的空间，并通过塑封料250塑封第二再布线金属层209之上的半导体芯片封装体ⅰ213和半导体芯片封装体ⅱ214，图6中，半导体芯片封装体ⅰ213和半导体芯片封装体ⅱ214通过复合金属层240与第二再布线金属层的上焊盘210电性连接，复合金属层240由下而上依次包含具有金属粘合层、金属阻挡层和金属种子层的多层金属叠层，所述金属粘合层形成在第二再布线金属层的上焊盘210的上表面，金属阻挡层形成在金属粘合层上，所述金属种子层形成在金属阻挡层上并且充当第二再布线金属层的上焊盘210和随后的焊料凸点或其他互连结构之间的中间导电层。金属粘合层形成在导电层上并且材质可以是ti、tin、tiw、al或cr。金属阻挡层形成在金属粘合层上并且材质可以是ni、niv、pt、pd、tiw或者crcu。金属阻挡层抑制第二再布线金属层的上焊盘210的cu成分扩散。金属种子层的材质可以是cu、ni、niv、au或al。金属种子层形成在金属阻挡层上并且充当导电层和随后的焊料凸点或其他栅极阵列焊球之间的中间导电层。复合金属层240提供到导电层的低电阻互连以及对焊料扩散的金属阻挡层和用于焊料润湿性的金属种子层；再通过底填胶252填充半导体芯片封装体ⅰ213和半导体芯片封装体ⅱ214与第二再布线金属层209之间的空间，并通过塑封料250塑封第二再布线金属层209之上的半导体芯片封装体ⅰ213和半导体芯片封装体ⅱ214。
25.第一再布线金属层的下焊盘215形成栅极阵列焊球ⅱ217，其成形工艺与步骤1.13相同。在一些应用中，栅极阵列焊球ⅱ217通过二次回流工艺以改善与第一再布线金属层的下焊盘215的电接触性能。栅极阵列焊球ⅱ217也可以采用压缩成形工艺接合到第一再布线金属层的下焊盘215。栅极阵列焊球ⅱ217代表可以形成在第一再布线金属层的下焊盘215上的一种类型的栅极阵列焊球。该栅极阵列焊球也可以使用接合线、导电胶、柱形凸点、微凸点以及其他电互连，通过切割工艺得到复数颗埋入式三维堆叠的晶圆级扇出封装结构。
26.半导体芯片封装体ⅰ213和半导体芯片封装体ⅱ214之间可以通过第二再布线金属层209进行电信号传输；半导体芯片封装体ⅰ213和半导体芯片封装体ⅱ214可以通过第二再布线金属层209、金属柱ⅲ205、第一再布线金属层203以及栅极阵列焊球ⅱ217与封装体之外的其他部件进行电信号传输；半导体芯片封装体ⅰ213和半导体芯片封装体ⅱ214可以通过第二再布线金属层209与带有tsv通孔的桥接芯片122进行电信号传输；半导体芯片封装体ⅰ213和半导体芯片封装体ⅱ214可以通过第二再布线金属层209、带有tsv通孔的桥接芯片122、第一再布线金属层203以及栅极阵列焊球ⅱ217与封装体之外的其他部件进行电信
号传输；带有tsv通孔的桥接芯片122可以直接通过第一再布线金属层203以及栅极阵列焊球ⅱ217与封装体之外的其他部件进行电信号传输；因此，在实际电信号传输路径设置时，可以选择更短的芯片与芯片之间以及芯片与封装体之外的其他部件的电信号传输路径，大大缩短了电信号传输时间，提高了电信号的传输效率，减少了电信号在传输过程中的衰减与损耗，提高了封装体的电性能。
27.以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。