用于堆叠纳米带2D晶体管的电荷转移间隔体的制作方法

用于堆叠纳米带2d晶体管的电荷转移间隔体
技术领域
1.本公开的实施例涉及半导体器件，并且更具体地涉及具有电荷转移间隔体的纳米带二维(2d)晶体管。


背景技术：

2.在过去的几十年中，集成电路中特征的缩放一直是不断发展的半导体工业背后的驱动力。缩放到越来越小的特征使得能够在半导体芯片的有限的芯片面积上增大功能单元的密度。例如，缩小的晶体管尺寸允许在芯片上并入增大数量的存储器或逻辑器件，从而有助于制造具有增大的容量的产品。然而，对越来越大容量的驱动并非没有问题。优化每个器件的性能的必要性变得越来越重要。
3.在集成电路器件的制造中，对二维(2d)半导体器件(例如过渡金属二硫属化物(tmd))的研究作为提供进一步缩小尺寸的方式变得更加普遍。特别地，tmd器件允许改善的短沟道效应并且允许晶体管器件的额外缩放。然而，缩放2d半导体晶体管并不是没有后果。随着微电子电路的这些基本构建块的尺寸减小以及在给定区域中制造的基本构建块的纯粹数量的增大，对用于制造这些构建块的半导体工艺的约束变得越来越大。
附图说明
4.图1a是根据实施例的具有电荷转移间隔体的二维(2d)半导体器件的横截面图。
5.图1b是根据实施例的具有凹陷的电荷转移间隔体的2d半导体器件的横截面图。
6.图1c是根据实施例的具有电荷转移间隔体的被单选通(gated)的2d半导体器件的横截面图。
7.图2是示出根据实施例的由电荷转移间隔体提供的电荷转移的能带图。
8.图3a
‑
图3k是描绘根据实施例的用于形成具有电荷转移间隔体的2d半导体器件的工艺的横截面图。
9.图4a和图4b是描绘根据实施例的用于形成具有凹陷的电荷转移间隔体的2d半导体器件的工艺的横截面图。
10.图5示出了根据本公开的实施例的一种实施方式的计算设备。
11.图6是实施本公开的一个或多个实施例的内插件。
具体实施方式
12.根据各种实施例，本文描述了具有电荷转移间隔体的纳米带二维(2d)晶体管。在下面的描述中，将使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以向本领域其他技术人员传达其工作的实质。然而，对于本领域技术人员将显而易见的是，可以仅利用所描述的方面中的一些方面来实践本发明。为了解释的目的，阐述了具体的数字、材料和构造以便提供对说明性实施方式的透彻理解。然而，对于本领域技术人员显而易见的是，可以在没有具体细节的情况下实践本发明。在其他实例中，省略或简化了公知的
特征，以免使说明性实施方式难以理解。
13.将以对理解本发明最有帮助的方式将各种操作依次描述为多个分立的操作，然而，描述的顺序不应被解释为暗示这些操作必定是顺序相关的。特别地，这些操作不需要按照呈现的顺序执行。
14.如上所述，二维(2d)半导体器件的缩放并非没有问题。特别地，2d半导体器件遭受的接触电阻最多比高性能器件通常所需的接触电阻高一个数量级。这是由于无法用当前的反应器、工艺和积分流选择性地掺杂接触区。由于减小的短沟道效应，对于低于近似10nm的栅极长度l
g
，单层2d材料具有优于硅和iii
‑
v族晶体管的潜力。然而，它们需要具有高掺杂源极/漏极(s/d)区的可观的固有沟道质量，以获得适当的导通和截止电流。它们还可能需要以堆叠纳米带的方式集成，以便提供每单位芯片面积所需的导通电流。
15.在2d晶体管中已独立示出了高导通电流和低截止电流，但没有同时示出。通过在化学气相传输中经由替代掺杂剂对整个半导体进行掺杂或通过从氧化物或分子中进行电荷转移掺杂，已证明了高导通电流。掺杂整个半导体由于费米能级向不仅在接触区中而且在沟道中的更多自由载流子移动而防止材料实现低截止电流。这样防止栅极关断沟道。对于本征化学气相沉积(cvd)和剥脱的2d材料，已示出低截止电流，但其中都是接触电阻明显大于100ωμm。可以对本征材料进行足够的选通，以示出低于1pa/μm的截止电流，但是对于相同的漏极偏置，导通电流近似为10μa/μm。此外，没有用于堆叠纳米带2d材料架构的解决方案。
16.因此，本文公开的实施例包括一种集成方案，该集成方案允许堆叠的晶体管沟道和用于掺杂器件的接触区和接入区的间隔体电介质。这种电荷转移间隔体架构与2d材料完全兼容。通常，该方案包括形成2d纳米片晶体管，该2d纳米片晶体管包括本征沟道和被掺杂以使费米能级移动到更接近导带(或价带)的接触区。通过在接触区周围形成电荷转移间隔体来提供接触区的掺杂。这提供了接触区的局部掺杂，同时允许沟道区保持本征。
17.现在参考图1a，示出了根据实施例的2d纳米片晶体管100的横截面图。在实施例中，2d纳米片晶体管100形成在衬底101之上。衬底101可以是半导体衬底。在实施例中，下面的半导体衬底101代表用于制造集成电路的普通工件对象。半导体衬底101通常包括晶片或者由硅或另一半导体材料构成的其他零部件。合适的半导体衬底101包括但不限于单晶硅、多晶硅和绝缘体上硅(soi)、以及由其他半导体材料形成的类似衬底，例如包括锗、碳或iii
‑
v族材料的衬底。
18.在实施例中，2d半导体片110的堆叠体设置在衬底101之上。如横截面中所示，一对2d半导体片110(即，底部片110和顶部片110)夹在间隔体112的部分之间。在一些实施例中，底部部分和顶部部分可以在图1a所示的平面之外彼此连接，以便形成封闭的管状结构。在一些实施例中，管状结构可以包括开口(例如，沿着管的长度或管的长度的一部分)，以便提供接入点以在成对的2d半导体片110之间接触内部栅电极130
i
。在所示的实施例中，在堆叠体中示出了四对2d半导体片110。然而，应当理解，可以在晶体管100中提供任何数量的2d半导体片110。在实施例中，阻挡层111可以设置在2d半导体片110之上。
19.在实施例中，2d半导体片110可以包括任何合适的2d半导体材料。2d半导体材料是一种天然半导体，其厚度在原子尺度上。例如，2d半导体材料可以具有由材料的单原子层(即，2d半导体材料的单层)提供的厚度。在其他实施例中，2d半导体片110可以包括几层2d
半导体材料。在特定实施例中，2d半导体片110可以包括范德华2d材料(简称2d材料)。一类2d材料是过渡金属二硫属化物(tmd)。tmd是一类二维材料，其通常具有化学式mx2，其中m表示过渡金属，并且x表示硫属元素，例如硫、硒或碲。例如，tmd半导体片110可以包括但不限于mos2、ws2、mose2和wse2。应当理解，2d材料不限于tmd。例如，2d材料也可以包括硒化铟(inse)。
20.在实施例中，2d半导体片110可以被双选通。即，可以对2d半导体片110的内表面和外表面进行选通。内部栅电极130
i
提供在成对的2d半导体片110之间，并且外部栅电极130
e
提供在每个2d半导体片110的与内部栅电极130
i
相对的表面之上。在图示的实施例中，为简单起见，每个栅电极130被示为单层。然而，应当理解，高k电介质可以在栅电极的导电材料与2d半导体片之间。
21.在实施例中，s/d接触部105提供在2d半导体片110的相对端上。s/d接触部105可以是高掺杂的半导体材料或导电材料。在实施例中，s/d接触部105通过在2d半导体片110的端部处的绝缘插塞122与内部栅电极130
i
隔离。例如，绝缘插塞122可以是氧化物或氮化物。在实施例中，绝缘层123可以设置在最底部的内部栅电极130
i
的暴露的部分之上，该暴露的部分向外延伸超过2d半导体片110的边缘。
22.在实施例中，一对间隔体112可以提供在2d半导体片110的相对端之上。例如，成对的2d半导体片110可以夹在间隔体112的部分之间。间隔体112可以由允许在2d半导体片110的接触区(即，通过s/d接触部105接触的端部区)内进行电荷转移掺杂的材料形成。例如，间隔体112可以包括诸如但不限于氧化铝或氧化钼的材料。此外，由于间隔体112被定位到2d半导体片110的端部，所以沟道区基本上未被掺杂(即，本征)。这为晶体管器件100提供了低截止电流。
23.在图2的能带图250中提供了电荷转移掺杂的示例。如图所示，间隔体包括填隙缺陷部位，该填隙缺陷部位能够将电荷载流子捐赠给tmd半导体材料。这允许费米能级e
f
移动到更接近导带e
c
。这样，tmd的接触电阻减小。
24.现在参考图1b，示出了根据附加实施例的晶体管器件100的横截面图。在实施例中，图1b中的晶体管器件100与图1a中的晶体管器件100基本相似，除了间隔体112横向凹陷。如图所示，在间隔体112的外边缘处提供凹陷113。然后，凹陷113可以由s/d接触部105填充。这样的实施例在2d半导体片110与s/d接触部105之间提供了表面积增大的界面。
25.现在参考图1c，示出了根据又一实施例的晶体管器件100的横截面图。图1c中的晶体管器件100可以与图1a中的晶体管器件100基本相似，除了省略了外部栅电极130
e
。相反，在2d半导体片110周围提供绝缘层142。由于仅沿着2d半导体片110的内表面存在栅极，因此可以将这种实施例称为单选通晶体管器件100。
26.现在参考图3a
‑
图3k，示出了根据实施例的描绘用于形成半导体器件300的工艺的一系列横截面图。半导体器件300可以基本上类似于图1a中的半导体器件100。
27.现在参考图3a，示出了根据实施例的在制造阶段处的半导体器件300的横截面图。在实施例中，堆叠体340设置在衬底301之上。堆叠体340可以包括交替的第一层341和第二层342。第一层341和第二层342可以是相对于彼此具有蚀刻选择性的材料。在特定实施例中，第一层341可以包括氮化铝，并且第二层342可以包括氮化镓。在替代实施例中，第一层341可以包括氧化物，并且第二层342可以包括氮化物。在实施例中，保护性阻挡层311可以
设置在堆叠体340的顶表面之上。
28.现在参考图3b，示出了根据实施例的在堆叠体340的端部处形成凹陷343之后的半导体器件300的横截面图。在实施例中，可以利用干法蚀刻工艺蚀刻堆叠体340以形成凹陷343。凹陷343可以暴露衬底301的表面。蚀刻工艺可以是蚀刻第一层341和第二层342两者的干法蚀刻工艺。
29.现在参考图3c，示出了根据实施例的在第二层342中形成横向凹陷344之后的半导体器件300的横截面图。在实施例中，可以用湿法蚀刻化学剂形成横向凹陷344，该湿法蚀刻化学剂选择性地蚀刻第二层342，同时基本上不改变第一层341。在实施例中，蚀刻是定时蚀刻以提供期望尺寸的凹陷。
30.现在参考图3d，示出了根据实施例的在用间隔体312填充横向凹陷344之后的半导体器件300的横截面图。在实施例中，间隔体312是将电荷转移提供到随后形成的2d半导体片的材料。例如，间隔体312可以包括氧化铝或氧化钼。在实施例中，可以用原子层沉积(ald)工艺沉积间隔体312。
31.现在参考图3e，示出了根据实施例的在去除了第一层341之后的半导体器件300的横截面图。在实施例中，第一层341的去除在第二层342之间提供开口345。可以用相对于第二层342和间隔体312对第一层341有选择性的湿法蚀刻化学剂去除第一层341。
32.现在参考图3f，示出了根据实施例的在开口345中形成2d半导体片310之后的半导体器件300的横截面图。在所示的实施例中，提供了四对2d半导体片3101‑
3104。然而，可以通过增大或减小第一层341和第二层342的数量来提供更多或更少的2d半导体片310。如横截面图所示，每对2d半导体片310包括顶部片和底部片。应当理解，顶部片和底部片可以在图3f的平面之外耦合在一起以提供管状结构。在一些实施例中，管状结构可以包括开口(例如，沿着管的长度或管的长度的一部分)以便提供接入点以接触将在随后的处理操作中沉积的2d半导体片310内的内部栅电极。
33.在实施例中，2d半导体片310包括2d半导体材料的单层。在其他实施例中，2d半导体片310包括几层2d半导体材料。在实施例中，2d半导体包括tmd，例如但不限于mos2、ws2、mose2或wse2。2d半导体还可以包括inse。在实施例中，通过金属有机化学气相沉积(mocvd)工艺，利用ald和硫属化工艺或任何其他合适的工艺将2d材料设置在暴露的表面上。由于沉积工艺是共形的，所以最底部的2d半导体片3101的一部分316可以延伸超出间隔体312的边缘。另外，由于共形沉积工艺，所以2d材料的部分可以沿着成对的片310之间的侧壁沉积。例如，顶部片3101可以在图3f的平面之外耦合到底部片3101。在这样的实施例中，半导体片310可以是管状结构的部分。
34.现在参考图3g，示出了根据实施例的在将内部栅电极330
i
设置在2d半导体片310的内表面之上(即，成对的2d半导体片310之间)之后的半导体器件300的横截面图。在所示的实施例中，内部栅电极330
i
可以包括与2d半导体片310直接接触的高k电介质材料(未示出)以及在高k电介质材料之上的导电电极。即，高k电介质材料可以将内部栅电极330
i
的导电材料与2d半导体片310的内表面分离。可以用ald工艺等沉积高k电介质材料和导电材料。在共形沉积工艺中，内部栅电极330
i
的部分336可以在最底部的2d半导体片310的部分316之上延伸超过间隔体312的外边缘。在实施例中，可以将部分336和316蚀刻掉，或者部分336和316可以作为制造的剩余部分维持在最终器件中。
35.现在参考图3h，示出了根据实施例的在去除第二层342之后的半导体器件300的横截面图。去除第二层342的其余部分允许对2d半导体片310进行双栅极控制，如将在下面描述的。然而，在不需要双栅极控制的实施例中，第二层342可以保留在适当的位置以形成类似于图1c中的半导体器件100的结构。在实施例中，可以用湿法蚀刻工艺去除第二层342。
36.现在参考图3i，示出了根据实施例的在2d半导体片310周围形成外部栅电极330
e
之后的半导体器件300的横截面图。外部栅电极330
e
填充由第二层342空出的空间。在实施例中，外部栅电极330
e
可以是与内部栅电极330
i
基本相同的材料。例如，外部栅电极330
e
可以包括与2d半导体片310直接接触的高k电介质以及在高k电介质之上的导电材料。
37.现在参考图3j，示出了根据实施例的在使内部栅电极330
i
横向凹陷并且在凹陷中提供绝缘插塞322之后的半导体器件300的横截面图。绝缘插塞322将随后沉积的s/d接触部与内部栅电极330
i
电隔离。在具有剩余部分336和316的实施例中，绝缘阻挡部323可以沉积在剩余部分336之上以提供与s/d接触部的电隔离。
38.现在参考图3k，示出了根据实施例的在形成与2d半导体片310相邻的s/d接触部305之后的半导体器件300的横截面图。在实施例中，s/d接触部305是高掺杂半导体材料或导电材料。在实施例中，可以通过在s/d接触部305之间在图3k的平面之外提供的接触金属来接触内部和外部栅电极330
i
和330
e
。
39.现在参考图4a和图4b，提供了根据实施例的替代接触方案的横截面图。在实施例中，图4b中的所得半导体器件400可以与图1b中的半导体器件100基本相似。
40.现在参考图4a，示出了根据实施例的在制造阶段中的半导体器件400的横截面图。直到图4a的处理可以基本上类似于以上关于图3a
‑
图3j描述的处理，并且这里将不再重复。半导体器件400包括具有在衬底401之上的2d半导体片410的堆叠体的衬底。阻挡层411覆盖2d半导体片410的堆叠体。内部栅电极430
i
在2d半导体片410内，并且外部栅电极430
e
围绕2d半导体片410的外部。插塞422覆盖2d半导体片410的端部。
41.在实施例中，在2d半导体片410的端部周围的间隔体412已经被横向凹陷以形成凹陷447。可以用湿法蚀刻工艺使间隔体412凹陷。使间隔体412凹陷在2d半导体片410与随后沉积的s/d接触部之间提供了增大的界面面积。
42.现在参考图4b，示出了根据实施例的在形成s/d接触部405之后的半导体器件400的横截面图。如图所示，凹陷447由s/d接触部405填充，使得s/d接触部包裹在2d半导体片410的端部周围。
43.图5示出了根据本公开的实施例的一种实施方式的计算设备500。计算设备500容纳板502。板502可以包括多个部件，包括但不限于处理器504和至少一个通信芯片506。处理器504物理和电耦合到板502。在一些实施方式中，至少一个通信芯片506也物理和电耦合到板502。在其他实施方式中，通信芯片506是处理器504的一部分。
44.取决于其应用，计算设备500可以包括可以或可以不物理和电耦合到板502的其他部件。这些其他部件包括但不限于易失性存储器(例如，dram)、非易失性存储器(例如rom)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(gps)设备、罗盘、加速计、陀螺仪、扬声器、相机和大容量存储设备(例如硬盘驱动器、紧凑盘(cd)、数字通用盘(dvd)等)。
45.通信芯片506实现了用于向和从计算设备500传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射通过非固体介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能没有导线。通信芯片506可以实施多种无线标准或协议中的任何无线标准或协议，包括但不限于wi
‑
fi(ieee 802.11系列)、wimax(ieee 802.16系列)、ieee 802.20、长期演进(lte)、ev
‑
do、hspa 、hsdpa 、hsupa 、edge、gsm、gprs、cdma、tdma、dect、蓝牙、其派生物、以及被指定为3g、4g、5g及更高版本的任何其他无线协议。计算设备500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于较短范围的无线通信，例如wi
‑
fi和蓝牙，并且第二通信芯片506可以专用于较长范围的无线通信，例如gps、edge、gprs、cdma、wimax、lte、ev
‑
do等。
46.计算设备500的处理器504包括封装在处理器504内的集成电路管芯。在实施例中，处理器的集成电路管芯可以包括具有带有用于电荷转移的间隔体以减小接触电阻的2d半导体片的晶体管器件，例如本文所述的那些。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。
47.通信芯片506也包括封装在通信芯片506内的集成电路管芯。在实施例中，通信芯片的集成电路管芯可以包括具有带有用于电荷转移的间隔体以减小接触电阻的2d半导体片的晶体管器件，例如本文所述的那些。
48.在其他实施方式中，容纳在计算设备500内的另一部件可以包括具有带有用于电荷转移的间隔体以减小接触电阻的2d半导体片的晶体管器件，例如本文所述的那些。
49.在各种实施方式中，计算设备500可以是膝上型计算机、上网本、笔记本、超级本、智能手机、平板电脑、个人数字助理(pda)、超级移动pc、移动电话、台式机计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字录像机。在其他实施方式中，计算设备500可以是处理数据的任何其他电子设备。
50.图6示出了包括本公开的一个或多个实施例的内插件600。内插件600是用于将第一衬底602桥接到第二衬底604的居间衬底。第一衬底602可以是例如集成电路管芯。第二衬底604可以是例如存储器模块、计算机母板或另一集成电路管芯。在实施例中，第一衬底602和第二衬底604两者中的一个可以包括根据本文所述的实施例的具有带有用于电荷转移的间隔体以减小接触电阻的2d半导体片的晶体管器件。通常，内插件600的目的是将连接扩展到更宽的间距或将连接重新布线到不同的连接。例如，内插件600可以将集成电路管芯耦合到球栅阵列(bga)606，该球栅阵列可以随后耦合到第二衬底604。在一些实施例中，第一衬底602和第二衬底604附接到内插件600的相对侧。在其他实施例中，第一和第二衬底602/604附接到内插件600的同一侧。并且在其他实施例中，三个或更多衬底通过内插件600互连。
51.内插件600可以由环氧树脂、玻璃纤维增强的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在其他实施方式中，内插件600可以由替代的刚性或柔性材料形成，所述刚性或柔性材料可以包括上述用于半导体衬底中的相同的材料，例如硅、锗以及其他iii
‑
v族和iv族材料。
52.内插件可以包括金属互连608和过孔610，包括但不限于穿硅过孔(tsv)612。内插
件600还可以包括嵌入式器件614，包括无源和有源器件两者。这种器件包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器和静电放电(esd)器件。诸如射频(rf)器件、功率放大器、功率管理器件、天线、阵列、传感器和mems器件之类的更复杂的器件也可以形成在内插件600上。根据本公开的实施例，本文公开的装置或工艺可以用于制造内插件600。
53.因此，本公开的实施例可以包括具有带有用于电荷转移的间隔体以减小接触电阻的2d半导体片的晶体管器件、以及所得的结构。
54.本发明的所例示的实施方式的以上描述，包括摘要中描述的内容，并非旨在穷举或将本发明限制于所公开的精确形式。尽管本文出于说明性目的描述了本发明的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本发明的范围内，各种等效修改都是可能的。
55.可以根据以上具体实施方式对本发明进行这些修改。所附权利要求中使用的术语不应被解释为将本发明限制于说明书和权利要求中公开的具体实施方式。相反，本发明的范围将完全由所附权利要求确定，所附权利要求将根据权利要求解释的既定原则来解释。
56.示例1：一种半导体器件，包括：二维(2d)半导体片的堆叠体，其中，所述2d半导体片中的个体2d半导体片具有第一端和与第一端相对的第二端；在所述2d半导体片的第一端之上的第一间隔体；在所述2d半导体片的第二端之上的第二间隔体；在第一间隔体与第二间隔体之间的栅电极；与所述2d半导体片的第一端相邻的源极接触部；以及与所述2d半导体片的第二端相邻的漏极接触部。
57.示例2：示例1所述的半导体器件，其中所述2d半导体片包括过渡金属二硫属化物。
58.示例3：示例1或示例2所述的半导体器件，其中栅电极在成对的所述2d半导体片之间。
59.示例4：示例3所述的半导体器件，其中栅电极通过在所述2d半导体片之间的绝缘插塞与源极接触部和漏极接触部分离。
60.示例5：示例3所述的半导体器件，其中第二栅电极在成对的2d半导体片的外部周围。
61.示例6：示例1
‑
5所述的半导体器件，其中2d半导体片的第一端与第一间隔体的表面基本共面，并且其中2d半导体片的第二端与第二间隔体的表面基本共面。
62.示例7：示例1
‑
6所述的半导体器件，其中第一间隔体的表面从所述2d半导体片的第一端凹陷，并且其中第二间隔体的表面从所述2d半导体片的第二端凹陷。
63.示例8：示例1
‑
7所述的半导体器件，其中最底部的2d半导体片包括在源极接触部和漏极接触部下方延伸的突起。
64.示例9：示例8所述的半导体器件，其中绝缘层设置在所述突起之上。
65.示例10：示例1
‑
9所述的半导体器件，其中第一间隔体和第二间隔体是电荷转移材料。
66.示例11：示例10所述的半导体器件，其中第一间隔体和第二间隔体包括铝和氧、或钼和氧。
67.示例12：一种形成半导体器件的方法，包括：在衬底之上以交替图案形成第一层和第二层的堆叠体；向堆叠体的第一端和第二端中形成凹陷以暴露衬底；在第一端和第二端
使第二层横向凹陷以形成横向凹陷；填充横向凹陷以在第一端处形成第一间隔体并且在第二端处形成第二间隔体；去除第一层；在第二层、第一间隔体和第二间隔体之间形成二维(2d)半导体片；用栅电极填充成对的2d半导体片之间的空间；形成与所述2d半导体片的第一端相邻的源极接触部；以及形成与所述2d半导体片的第二端相邻的漏极接触部。
68.示例13：示例12所述的方法，还包括：在用栅电极填充成对的2d半导体片之间的空间之后去除第二层；以及在第一间隔体与第二间隔体之间的所述2d半导体片的外部周围设置第二栅电极。
69.示例14：示例12或示例13所述的方法，还包括：使2d半导体片之间的栅电极横向凹陷以形成第二横向凹陷；以及用绝缘插塞填充第二横向凹陷。
70.示例15：示例12
‑
14所述的方法，其中2d半导体片包括过渡金属二硫属化物。
71.示例16：示例12
‑
15所述的方法，其中第一间隔体和第二间隔体是电荷转移材料。
72.示例17：示例16所述的方法，其中第一间隔体和第二间隔体包括铝和氧、或钼和氧。
73.示例18：示例12
‑
17所述的方法，其中第一层包括铝和氮，并且其中第二层包括镓和氮，或者其中第一层包括氧化物，并且其中第二层包括氮化物。
74.示例19：一种电子系统，包括：板；连接到板的电子封装；以及电耦合到电子封装的管芯，其中，管芯包括：二维(2d)半导体片的堆叠体，其中，所述2d半导体片中的个体2d半导体片具有第一端和与第一端相对的第二端；在所述2d半导体片的第一端之上的第一间隔体；在所述2d半导体片的第二端之上的第二间隔体；在第一间隔体与第二间隔体之间的栅电极；与所述2d半导体片的第一端相邻的源极接触部；以及与所述2d半导体片的第二端相邻的漏极接触部。
75.示例20：示例19所述的电子系统，其中所述2d半导体片包括过渡金属二硫属化物。