一种功率因数矫正装置及控制芯片的制作方法

1.本发明涉及电源管理技术领域，具体涉及一种功率因数矫正控制芯片。


背景技术：

2.随着电力电子技术的发展，电能变换装置的功率密度大大提高，装置的体积和重量越来越小。大量的电力电子设备接入电网使用时，都需要通过将交流电转换成直流电，各种设备在应用时势必产生谐波，谐波电流涌入公用电网，会导致电网的电压波形发生畸变，污染电网。
3.为了不污染电网，通常需要对电子设备进行改造设计，降低电子设备引入的输入电流谐波含量。正因如此，功率因数矫正（pfc）技术应用十分广泛，经过功率因数矫正后，电子设备从交流电网抽取的电流也会呈现正弦波形式，且其相位跟随交流电压，对于电子设备，输入电压与输入电流达到同频同相的状态，这样可以极大地降低输入电流谐波，使得方案的功率因数值接近1。
4.现有的pfc技术通常需要内置乘法器，通过乘法器来保证输入电流跟随输入电压的频率及相位。现有pfc技术如图1所示。d1~d4为整流桥；c1为滤波电容，容值通常低于200nf；r1、r2构成线电压vbus的采样网络，中间节点连接ic的vrms脚；l为电感；d5为续流二极管；n1为功率管；r4为电流采样电阻；r3为开关频率设置电阻；r5为乘法器输出电阻；c2为电流环补偿电容；c3为电压环补偿电容；r6、r7构成输出采样网络，中间节点连ic的vs管脚；cout为输出电容。
5.现有技术中，管脚vs、vcomp、运放ota1及外部补偿电容c3构成电压环；管脚is、icomp、运放ota2及外部补偿电容c2构成电流环。电压环的功能是用于设计整个方案的输出电压vout，电流环的功能是控制is采样的平均电流，即运放ota2的端正输入平均电流要等与负输入端。由于乘法器multplier的设计，乘法器的一个输入端为vrms，其信号波形也为半正弦波形状，另一个输入端为运放ota1的输出，由于电压环的带宽不高，电压环的输出电压相对波动较小，因此乘法器的输出也为半正弦波形状。由上分析，电流采样管脚is的平均电流形状也应该为半正弦波形状，而is采样电流反映的是输入电流iin，由此实现输入电压vbus和输入电流iin同频同相，降低谐波含量，提升功率因数值。
6.然而，现有技术需要设计乘法器，增加了设计难度，由于用到乘法器，需要增加两个管脚，vrms和mult，由此在封装上增大了体积，并且vrms管脚需要采样网络才能实现对输入电压vbus的采样，整体方案无论是体积，还是设计难度都较高，人们更希望寻求一种外围更为简洁、体积更小的pfc方案。


技术实现要素：

7.为解决上述问题，本发明公开了一种功率因数矫正控制芯片,所述控制芯片包括供电及偏置模块、振荡器模块、rs触发器、非线性增益模块、比较器cmp、电流运算放大器ota1、驱动模块以及电压运算放大器ota2，辅助供电端通过vin管脚连接供电及偏置模块，
所述电流运算放大器ota1负输入端接is管脚，其输出端接非线性增益模块，所述电压运算放大器ota2负输入端接vs管脚，其输出端接非线性增益模块, 非线性增益模块输出两路信号分别送至比较器cmp的正负输入端，一路信号vp为受控参考电压，另一路信号vm为受控的斜坡信号。
8.上述方案中，ldo/bias/uvlo为供电及偏置模块，产生内部模块所需的低压电源、偏置电压/电流、使能信号等；osc为振荡器模块，通过rt脚外挂电阻设置振荡频率；nonlinergain为非线性增益模块，由电流环输出和电压环输出共同控制，driver为驱动模块。
9.作为本发明的一种改进,所述非线性增益模块包括三极管q1，iconp信号接三极管q1的基极，三极管q1的集电极接pm0os镜像管p1和pmos镜像管p2，pmos镜像管p2的漏端对地连接电阻r6，其漏端同时接比较器cmp的正输入端，三极管q1的发射极接电阻r5，vcomp信号接三极管q2的基极，三极管q2的集电极接pmos镜像管p3和pmos镜像管p4，所述三极管q2的发射极接电阻r7，pmos镜像管p4的漏端对地接电容c4，其漏端同时接比较器cmp的负输入端，比较器cmp的负输入端对地具有一下拉管n1，下拉管n1的栅端接驱动模块，比较器的输出连接rs触发器的s端，rs触发器的r端接时钟信号clk，rs触发器的q端经过一个反向器送到驱动模块，同时rs触发器的q端经过一个反向器连接n1的栅端。
10.作为本发明的一种改进,所述pmos镜像管p1和pmos镜像管p2通过栅端连接，pmos镜像管p1的栅端与漏端连接，pmos镜像管p3和pmos镜像管p4通过栅端连接，pmos镜像管p3的栅端和漏端连接。
11.作为本发明的一种改进,所述电流运算放大器ota1的正输入端设置一固定值电压。
12.作为本发明的一种改进,所述非线性增益模块连接比较器cmp的输入端。
13.基于上述一种功率因数矫正控制芯片的功率因数矫正装置，所述装置包括控制芯片ic、整流桥、滤波电容c1、电阻r0、缓冲电阻r1、电流采样电阻r2、电流环补偿电容c2、电压环补偿电容c3、电感l、预供电二极管d6、功率开关管n2、续流二极管d5、电阻r3与电阻r4以及输出电容cout,所述缓冲电阻r1通过is管脚连接电流运算放大器ota1的负输入端，所述电流运算放大器ota1的输出端和电流环补偿电容通过icomp管脚连接非线性增益模块。
14.作为本发明的一种改进，电阻r3与电阻r4的中间节点通过所述控制芯片ic的vs管脚连接电压运算放大器ota2的负输入端，所述电压环补偿电容c3和电压运算放大器ota2的输出端通过vcomp管脚连接至非线性增益模块。
15.作为本发明的一种改进,缓冲电阻r1和电流环补偿电容c2连接采样电阻r2。
16.作为本发明的一种改进,所述电阻r3与电阻r4构成输出电压采样网络，预供电二极管d6与电感l并联形成预供电输出。
17.作为本发明的一种改进,所述电阻r0为振荡频率设置电阻，所述振荡频率设置电阻通过rt管脚连接振荡器模块。
18.本发明的有益效果是：1）本发明提供一种功率因数矫正装置，控制芯片仅需要8个引脚，整体方案也更为简洁；2）仅利用电压环路和电流环路即可实现pfc技术，省去了内置乘法器及相关功能
引脚，节省了外围，缩小了方案体积。
附图说明
19.图1为现有技术中pfc技术电路结构图。
20.图2为本发明中pfc技术电路结构图。
21.图3为本发明中非线性增益模块内部电路结构图。
22.图4为比较器输入信号与输出占空比的关系图。
具体实施方式
23.下面结合附图1
‑
4和具体实施方式，进一步阐明本发明，应理解下述具体实施方式仅用于说明本发明而不用于限制本发明的范围。
24.实施例：如图2所示，本实施例提供一种功率因数矫正装置，所述装置包括控制芯片ic、整流桥、滤波电容c1、电阻r0、缓冲电阻r1、电流采样电阻r2、电流环补偿电容c2、电压环补偿电容c3、电感l、预供电二极管d6、功率开关管n2、续流二极管d5、电阻r3与电阻r4以及输出电容count，d1~d4构成整流桥，滤波电容c1容值通常低于200nf，所述电阻r0为振荡频率设置电阻，放置在rt管脚与地之间，所述振荡频率设置电阻通过rt管脚连接振荡器模块，电压环补偿电容c3放置在vcomp管脚与地之间。所述电阻r1通过is管脚连接电流运算放大器ota1的负输入端，所述电流运算放大器ota1的输出端和电流环补偿电容通过icomp管脚连接非线性增益模块，所述电阻r3与所述电阻r4的中间节点通过所述控制芯片ic的vs管脚连接电压运算放大器ota2的负输入端，所述电容c3和电压运算放大器ota2的输出端通过vcomp管脚连接至非线性增益模块。电阻r1和电流环补偿电容c2连接采样电阻r2。所述电阻r3与电阻r4构成输出电压采样网络，预供电二极管d6与电感l并联形成预供电输出。
25.工作原理：系统上电后，vbus产生半正弦波形状的电压信号，vbus先通过预供电二极管d6为输出供电，输出电压vout快速上电。当vs电压低于3v时，芯片内部的电压环路运放ota2在vcomp上产生较高电压，在nonlinergain（非线性增益模块）模块中，vcomp的电压越高，输出占空比越大，因此输出电压vout会升高；当输出电压升到目标值以上，即vs电压高于3v，vcomp电压会下降，降低占空比，降低输出电压vout，由此，通过电压环路可以将输出电压vout调到目标电压，且电压采样脚vs维持在3v左右。
26.对于电流环路，ota1的正输入端设置一较低电压（如20mv），负输入端为is管脚，由于采样电阻r2放置的位置，is管脚采样电压一直为负电压，该电压实际反映了电感电流iin。当输入电流iin越大时，is电压越低（绝对值越大），因此运放ota1的输出icomp电压越大，在nonlinergain模块中，icomp电压越大，则导致占空比越低，icomp电压越低，则导致占空比越高。对于运放ota1，icomp的电压实则为is电压的积分电压，is电压越低（绝对值越高），即iin越大，也即采样电阻r2上的采样电流isense越大，则有icomp电压越大。
27.对于该boost系统，iin电流即为isense电流，则有：isense=iin（1）对于电流运放ota1，icomp电压为is电压的积分，则有：avg（|is|）
∝ꢀ
icomp（2）avg（isense）
∝ꢀ
icomp（3）
对于boost拓扑，占空比与线电压vbus有以下关系：1/d
ꢀ∝ꢀ
vbus（4）设定本发明的nonlineargain模块实现如下关系：1/icomp
ꢀ∝ꢀ
d（5）则通过以上关系式换算，则必然有：vbus
ꢀ∝ꢀ
iin（6）即输入电压与输入电流成正比，实现pfc功能。
28.如图2所示，一种功率因数矫正控制芯片,所述控制芯片包括供电及偏置模块、振荡器模块、非线性增益模块、比较器cmp、电流运算放大器ota1、驱动模块以及电压运算放大器ota2，辅助供电端通过vin管脚连接供电及偏置模块，所述电流运算放大器ota1负输入端接is管脚，其输出端接非线性增益模块，所述电流运算放大器ota1的正输入端设置一值为20mv的电压，所述电压运算放大器ota2负输入端接vs管脚，其输出端接非线性增益模块, 所述非线性增益模块连接比较器cmp的输入端，非线性增益模块输出两路信号分别送至比较器cmp的正负输入端，一路信号vp为受控参考电压，另一路信号vm为受控的斜坡信号。ldo/bias/uvlo为供电及偏置模块，产生内部模块所需的低压电源、偏置电压/电流、使能信号等；osc为振荡器模块，通过rt脚外挂电阻设置振荡频率；nonlinergain为非线性增益模块，由电流环输出和电压环输出共同控制，driver为驱动模块。
29.如图3所示，所述非线性增益模块包括三极管q1，iconp信号接三极管q1的基极，三极管q1的集电极接pm0os镜像管p1和pmos镜像管p2，pmos镜像管p2的漏端对地连接电阻r6，其漏端同时接比较器cmp的正输入端，所述pmos镜像管p1和pmos镜像管p2通过栅端连接，pmos镜像管p1的栅端与漏端连接，pmos镜像管p3和pmos镜像管p4通过栅端连接，pmos镜像管p3的栅端和漏端连接。三极管q1的发射极接电阻r5，vcomp信号接三极管q2的基极，三极管q2的集电极接pmos镜像管p3和pmos镜像管p4，所述三极管q2的发射极接电阻r7，pmos镜像管p4的漏端对地接电容c4，其漏端同时接比较器cmp的负输入端，比较器cmp的负输入端对地具有一下拉管n1，下拉管n1的栅端接驱动模块，比较器的输出连接rs触发器的s端，rs触发器的r端接时钟信号clk，rs触发器的q端经过一个反向器送到驱动模块，同时rs触发器的q端经过一个反向器连接n1的栅端。
30.图2中，设定两组镜像管的比例均为1：1，则比较器正输入端电压vp可表示为：（7）比较器负端vm的斜坡斜率，即对电容c1的充电电流，可表示为：（8）对于比较器cmp，输出低电平，则控制gate输出高电平，时钟信号clk的低电平控制gate输出低电平。
31.对于电压环路，vcomp电压通过控制比较器负输入端vm上升斜坡的斜率，来实现对占空比的控制，即vcomp电压越大，vm上升斜率越大，更早地实现输出的开启，即增大了占空比，反之，vcomp电压越低，占空比越低。
32.电流环对输出gate占空比进行控制时，当电压环已经处于稳定状态，即vm斜坡波
形斜率不变，vp电压越高则占空比越小。图4示出了比较器输入信号与输出占空比的关系图，显然，vp电压与gate占空比d呈现反比关系，即：1/d
ꢀ∝ꢀ
vp（9）结合式（7）和式（9），则可得到1/icomp
ꢀ∝ꢀ
d，即本发明可以满足式（5）的要求，根据前文所述，本发明提供的装置系统及控制芯片可以实现pfc技术。
33.在本发明的描述中，需要说明的是，术语
ꢀ“
上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
34.最后应说明的是：以上所述的实施例仅用于说明本发明的技术方案，而非对其限制，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或全部技术特征进行等同替换，而这些修改或替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。