RISC-VCPU与AI核异构通信系统及设计方法与流程

risc
‑
vcpu与ai核异构通信系统及设计方法
技术领域
1.本发明涉及异构通信设计技术领域，具体涉及一种risc
‑
v cpu与ai 核异构通信系统及设计方法。


背景技术：

2.目前多核异构架构已成为人工智能芯片的典型技术路线，由于这一类应用通常包含有计算负担较重的数据流处理任务，在通信soc中表现为数字基带的通道滤波、信道估计、调制解调等，在机器视觉处理器中表现为对于图像的滤波平滑、变换、特征提取等，因此设计中会集成专用的人工智能加速核，完成各类的人工智能算法。
3.arm、mips等指令集属于商业核，指令并没有完全开放，risc
‑
v属于开源指令集，有着完善的指令扩展方法。两者在cpu核与ai核之间的异构通信设计方法存在不同，arm、mips核由于没有开源，针对指令的扩展存在技术支持不够、授权不允许等问题，系统架构的可扩展性不够，risc
‑
v 更友好的设计理念适用于系统架构的扩展，有助于提升系统的效率，通常人工智能芯片中，含有risc
‑
v cpu、ai核、时钟电路、复位电路、外设等。这些都通过总线挂接在一起，如图1所示，cpu与ai核之间的通信都需要通过总线连接，数据的存取都是通过总线从mem及ddr内存中得到，增加了数据传输时间，降低了系统的实时性。


技术实现要素：

4.本发明的目的在于提供一种risc
‑
vcpu与ai核异构通信系统及设计方法，以克服现有技术的缺陷，本发明利用risc
‑
v的开源特性，定制ai扩展指令，降低了时延，提升了系统的实时性。
5.为达到上述目的，本发明采用如下技术方案：
6.risc
‑
vcpu与ai核异构通信系统，包括risc
‑
v cpu、ai核、ai扩展模块、mem模块、第一总线以及第二总线；
7.所述risc
‑
v cpu、ai核以及mem模块均与第一总线通信连接，所述 ai扩展模块内置于risc
‑
v cpu中，且ai扩展模块通过第二总线与ai核通信连接。
8.进一步地，所述ai核中内置有乘运算单元、加运算单元、除运算单元以及fft运算单元。
9.进一步地，所述mem模块为ddr模块、sdram模块或者flash模块。
10.进一步地，所述第一总线为amba总线。
11.进一步地，所述第二总线为lb总线。
12.risc
‑
vcpu与ai核异构通信设计方法，包括：
13.将risc
‑
v cpu、ai核以及mem模块与第一总线通信连接；
14.在risc
‑
v cpu中内置ai扩展模块，并将ai扩展模块通过第二总线与 ai核通信连接。
15.进一步地，所述ai核中内置有乘运算单元、加运算单元、除运算单元以及fft运算
单元。
16.进一步地，所述mem模块为ddr模块、sdram模块或者flash模块。
17.进一步地，所述第一总线为amba总线。
18.进一步地，所述第二总线为lb总线。
19.与现有技术相比，本发明具有以下有益的技术效果：
20.本发明通过在risc
‑
v cpu中内置ai扩展模块，利用第二总线将ai扩展模块与ai核通信连接，进而增加risc
‑
v cpu与ai核的异构设计，借用 risc
‑
v的开源特性，定制ai扩展指令，在特定的电力业务场景下，调用 ai扩展指令，实现risc
‑
v cpu与ai核的直接交互，降低了时延，提升了系统的实时性。
附图说明
21.说明书附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
22.图1为传统cpu与ai核异构设计图；
23.图2为本发明risc
‑
v cpu与ai核异构通信设计图；
24.图3为本发明应用在终端上的结构图。
具体实施方式
25.以下结合附图及具体实施例对本发明进行进一步详细说明。
26.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
27.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
28.参见图2，risc
‑
vcpu与ai核异构通信系统，包括risc
‑
v cpu、ai 核、ai扩展模块、mem模块、第一总线以及第二总线；所述risc
‑
v cpu、 ai核以及mem模块均与第一总线通信连接，所述ddr模块与mem模块通信连接，所述ai扩展模块内置于risc
‑
v cpu中，且ai扩展模块通过第二总线与ai核通信连接，所述ai核中内置有乘运算单元、加运算单元、除运算单元、fft运算单元，所述mem模块为ddr模块、sdram模块或者 flash模块，所述第一总线为amba总线，所述第二总线为lb总线。
29.本发明的risc
‑
v cpu是基于risc
‑
v开源指令集的cpu，具有很强的指令扩展能力，risc
‑
v作为世界级的开源cpu指令集架构，采用了bsd协议，这个协议的要求非常宽松，使用
risc
‑
v做进一步的改进时，没有授权的限制，可以根据设计的需求进行任意的改进。
30.本发明的ai核含有乘加等逻辑单元，具体包括乘、加、除、fft等多种算子，实现ai算法的快速执行，加速人工智能算法的运算速度。
31.本发明的risc
‑
vcpu有两条通道，一条通道是定制化lb总线，通过risc
‑
v开源指令的扩展方式，根据ai核的特点与业务的需求，内置ai扩展模块，通过ai扩展模块定制ai扩展指令，绕过mem模块的读取瓶颈，实现算力的提升，降低系统的延迟，提高系统效率。lb总线根据risc
‑
v的架构与ai核的体系结构，实现接口的适配，时序的对接，降低对于risc
‑
vcpu与mem的读写压力。
32.另一条通道是amba总线，是传统的通信方式，利用amba总线进行数据的传输，risc
‑
vcpu与ai核之间的交互都是通过amba总线在mem模块里进行数据的共享与处理，实现两者间的互动。risc
‑
vcpu读取mem模块中的指令，实现业务程序的运行；ai核通过mem模块实现人工智能各类参数的存储。在业务场景要求低时延的情况下，启用lb总线，降低时延，提升处理速度，在没有特殊要求的情况下，可以采用amba总线进行传输交互。
33.本发明的risc
‑
vcpu、ai核、ai扩展模块及lb总线共同组成ai芯片，在国网全国产化设备研发过程中，利用此ai芯片研制各类终端，如营配一体化融合终端、输电线路智慧网关，提升设备的安全性与处理性能。
34.参见图3，本发明可以用在人工智能芯片中，在硬件里，risc
‑
vcpu与ai核共同组成一颗人工智能芯片，远程通信单元与本地通信单元采用模块化设计，可根据需求更换和选择，便于更换，满足互换性要求；采用嵌入式操作系统，支持ubuntulinux，能够版本可控，在线升级，操作系统支撑上层应用app的独立开发及运行。
35.远程通信单元与物联管理平台之间的通信接口包括：
36.4g模块：支持全网通模式，tdd
‑
lte、fdd
‑
lte，无线公网；
37.5g模块：支持全网通模式，无线公网；
38.专网lte(可选)：支持lte230、支持lte1800；
39.北斗(可选)：支持短报文模式；
40.光纤：支持千兆；
41.以太网(远程)：100mbps以上。
42.摄像头与硬件结构的通信接口采用以太网(摄像头)：100mbps以上。
43.维护端口与硬件结构的通信接口采用rs
‑
232:9600bps
‑
115200bps。
44.本地通信单元与气象装置之间的通信接口采用rs
‑
485:1200bps
‑
9600bps；本地通信单元与传感器(舞动、温度)之间的通信接口采用rs
‑
485:1200bps
‑
9600bps，或者微功率无线：基于433mhz，采用lora或者zigbee；本地通信单元与巡检终端之间的通信接口采用wifi：2.4ghz无线；本地通信单元与视频中继之间的通信接口采用无线网桥：5.8ghz。
45.ai芯片包括risc
‑
vcpu与ai核两部分，摄像头获取的数据通过以太网口进入到ai芯片中，通过运行轻量化的yolo识别算法，在运行轻量化的yolo识别算法过程中，ai扩展模块将轻量化的yolo识别算法分解为若干扩展指令，risc
‑
vcpu将这些扩展指令通过lb总线传输至ai核，ai核运行这些扩展指令，以完成轻量化的yolo识别算法，如此可以有效降低图像处理时间约20％。
46.本发明通过在risc
‑
vcpu与ai核之间，增加lb总线，扩展定制化ai指令，实现
risc
‑
v cpu与ai核的快速互动，绕过mem模块的数据共享，可以快速完成ai任务，降低系统的时延，提升芯片的处理效率。
47.本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd
‑
rom、光学存储器等)上实施的计算机程序产品的形式。
48.本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
49.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
50.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
51.最后应当说明的是：以上实施例仅用于说明本发明的技术方案而非对其保护范围的限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解:本领域技术人员阅读本发明后依然可对发明的具体实施方式进行种种变更、修改或者等同替换，但这些变更、修改或者等同替换，均在发明待批的权利要求保护范围之内。