RISC-VCPU与AI核异构通信系统及设计方法与流程

技术特征：
1.risc
‑
vcpu与ai核异构通信系统，其特征在于，包括risc
‑
v cpu、ai核、ai扩展模块、mem模块、第一总线以及第二总线；所述risc
‑
v cpu、ai核以及mem模块均与第一总线通信连接，所述ai扩展模块内置于risc
‑
v cpu中，且ai扩展模块通过第二总线与ai核通信连接。2.根据权利要求1所述的risc
‑
vcpu与ai核异构通信系统，其特征在于，所述ai核中内置有乘运算单元、加运算单元、除运算单元以及fft运算单元。3.根据权利要求1所述的risc
‑
vcpu与ai核异构通信系统，其特征在于，所述mem模块为ddr模块、sdram模块或者flash模块。4.根据权利要求1所述的risc
‑
vcpu与ai核异构通信系统，其特征在于，所述第一总线为amba总线。5.根据权利要求1所述的risc
‑
vcpu与ai核异构通信系统，其特征在于，所述第二总线为lb总线。6.risc
‑
vcpu与ai核异构通信设计方法，其特征在于，包括：将risc
‑
v cpu、ai核以及mem模块与第一总线通信连接；在risc
‑
v cpu中内置ai扩展模块，并将ai扩展模块通过第二总线与ai核通信连接。7.根据权利要求6所述的risc
‑
vcpu与ai核异构通信设计方法，其特征在于，所述ai核中内置有乘运算单元、加运算单元、除运算单元以及fft运算单元。8.根据权利要求6所述的risc
‑
vcpu与ai核异构通信设计方法，其特征在于，所述mem模块为ddr模块、sdram模块或者flash模块。9.根据权利要求6所述的risc
‑
vcpu与ai核异构通信设计方法，其特征在于，所述第一总线为amba总线。10.根据权利要求6所述的risc
‑
vcpu与ai核异构通信设计方法，其特征在于，所述第二总线为lb总线。

技术总结
本发明公开了RISC


技术研发人员：焦飞 张树华 彭国政 杨玎 黄桂林 黄兴无 章力 胡戈飚 习雨同
受保护的技术使用者：国家电网有限公司 国网江西省电力有限公司建设分公司
技术研发日：2021.09.07
技术公布日：2021/12/7