一种eSPI设备报警方法、装置及电子设备和存储介质与流程

一种espi设备报警方法、装置及电子设备和存储介质
技术领域
1.本技术涉及计算机技术领域，更具体地说，涉及一种espi设备报警方法、装置及一种电子设备和一种计算机可读存储介质。


背景技术：

2.随着服务器管理重要性的日益凸显，各大服务器生产厂商都相应地在各自的硬件平台上增强了服务器的可管理特性，并在功能上不断强化。系统管理软件对各个被管理器件的管理，都是通过与bmc(baseboard management controller，基板控制器)通信来实现的。bmc与系统管理软件的物理接口采用espi(enhanced serial peripheral interface)通信协议，也即bmc可以作为主机，与系统管理软件所在的espi设备进行通信。
3.一般情况下，主机要处理其他业务，因此不会一直发起与espi设备的数据传输，espi设备如果需要服务，必须向主机发出报警请求(alert)，当主机收到报警请求以后，会向espi设备发出状态获取命令(command)，espi设备会应答当前状态信息(response)，以便主机决定是否继续传输数据。若主机允许继续传输数据，则向espi设备发送数据获取命令，espi设备会应答需要传输的数据。
4.可见，在相关技术中，主机主动发出命令，定时查询espi设备的状态，效率较低，且主机的其他业务会因为定时查询espi设备的状态被打断。
5.因此，如何在不影响主机其他业务的前提下实现espi设备的报警是本领域技术人员需要解决的技术问题。


技术实现要素：

6.本技术的目的在于提供一种espi设备报警方法、装置及一种电子设备和一种计算机可读存储介质，在不影响主机其他业务的前提下实现espi设备的报警。
7.为实现上述目的，本技术提供了一种espi设备报警方法，应用于espi设备，包括：
8.当芯片选择信号为高电平时，对报警引脚进行下拉操作；其中，若主机检测到所述报警引脚为低电平，则拉低所述芯片选择信号；
9.当检测到所述芯片选择信号为低电平时，释放所述报警引脚，以使所述报警引脚恢复为高电平，完成所述espi设备的报警操作。
10.其中，若所述主机对应多个所述espi设备，则所述报警引脚具体为报警信号的外部引脚。
11.其中，所述报警信号经过三态门输出，则所述当芯片选择信号为高电平时，对报警引脚进行下拉操作，包括：
12.选取本地时钟，基于所述本地时钟对所述芯片选择信号延迟三个时钟周期得到目标信号；
13.当所述目标信号为高电平时，三态门控制信号为高电平，使能所述三态门的输出，以使所述报警引脚为低电平；
14.相应的，所述当检测到所述芯片选择信号为低电平时，释放所述报警引脚，以使所述报警引脚恢复为高电平，包括：
15.当检测到所述目标信号为低电平时，所述三态门控制信号为低电平，恢复所述报警信号的三态，以使所述报警引脚恢复为高电平。
16.其中，若所述主机对应一个所述espi设备，则所述报警引脚具体为数据信号的第一位对应的目标引脚。
17.其中，所述数据信号经过三态门输出，则所述当芯片选择信号为高电平时，对报警引脚进行下拉操作，包括：
18.选取本地时钟，基于所述本地时钟对所述芯片选择信号延迟三个时钟周期得到目标信号；
19.当所述目标信号为高电平时，报警使能信号为高电平，使能所述三态门的输出，以使所述目标引脚为低电平；
20.相应的，所述当检测到所述芯片选择信号为低电平时，释放所述报警引脚，以使所述报警引脚恢复为高电平，包括：
21.当检测到所述芯片选择信号为低电平时，所述报警使能信号为低电平，输出使能信号为低电平，所述报警引脚恢复为高电平；其中，所述输出使能信号为所述报警使能信号和数据使能信号的或操作，所述数据使能信号为非报警情况下所述数据信号的三态使能。
22.其中，所述选取本地时钟，包括：
23.选取ahb总线时钟作为本地时钟。
24.其中，所述主机具体为基板管理控制器。
25.为实现上述目的，本技术提供了一种espi设备报警装置，应用于espi设备，包括：
26.下拉模块，用于当芯片选择信号为高电平时，对报警引脚进行下拉操作；其中，若主机检测到所述报警引脚为低电平，则拉低所述芯片选择信号；
27.释放模块，用于当检测到所述芯片选择信号为低电平时，释放所述报警引脚，以使所述报警引脚恢复为高电平，完成所述espi设备的报警操作。
28.为实现上述目的，本技术提供了一种电子设备，包括：
29.存储器，用于存储计算机程序；
30.处理器，用于执行所述计算机程序时实现如上述espi设备报警方法的步骤。
31.为实现上述目的，本技术提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述espi设备报警方法的步骤。
32.通过以上方案可知，本技术提供的一种espi设备报警方法，包括：当芯片选择信号为高电平时，对报警引脚进行下拉操作；其中，若主机检测到所述报警引脚为低电平，则拉低所述芯片选择信号；当检测到所述芯片选择信号为低电平时，释放所述报警引脚，以使所述报警引脚恢复为高电平，完成所述espi设备的报警操作。
33.本技术提供的espi设备报警方法，在芯片选择信号为高电平的情况下，下拉报警引脚，即将报警引脚置为低电平，主机检测到报警引脚为低电平，拉低芯片选择信号，espi设备检测到芯片选择信号为低电平时，释放报警引脚，即将报警引脚恢复为高电平，完成报警操作。由此可见，本技术提供的espi设备报警方法，espi设备通过下拉报警引脚主动向主
机发送报警请求，在不影响主机其他业务的前提下实现espi设备的报警。本技术还公开了一种espi设备报警装置及一种电子设备和一种计算机可读存储介质，同样能实现上述技术效果。
34.应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本技术。
附图说明
35.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
36.图1为根据一示例性实施例示出的一种espi设备报警方法的流程图；
37.图2为根据一示例性实施例示出的一种使用报警信号的外部引脚进行报警操作的示意图；
38.图3为根据一示例性实施例示出的一种使用数据信号的第一位对应的目标引脚进行报警操作的示意图；
39.图4为根据一示例性实施例示出的另一种espi设备报警方法的流程图；
40.图5为根据一示例性实施例示出的一种使用报警信号的外部引脚进行报警操作的信号时序图；
41.图6为根据一示例性实施例示出的又一种espi设备报警方法的流程图；
42.图7为根据一示例性实施例示出的一种使用数据信号的第一位对应的目标引脚进行报警操作的信号时序图；
43.图8为根据一示例性实施例示出的一种espi设备报警装置的结构图；
44.图9为根据一示例性实施例示出的一种电子设备的结构图。
具体实施方式
45.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。另外，在本技术实施例中，“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
46.本技术实施例公开了一种espi设备报警方法，在不影响主机其他业务的前提下实现espi设备的报警。
47.参见图1，根据一示例性实施例示出的一种espi设备报警方法的流程图，如图1所示，包括：
48.s101：当芯片选择信号为高电平时，对报警引脚进行下拉操作；其中，若主机检测到所述报警引脚为低电平，则拉低所述芯片选择信号；
49.本实施例的执行主体为espi设备，即该设备通过espi协议与主机进行通信，此处的主机可以具体为基板管理控制器。在本步骤中，报警操作必须在芯片选择信号(chip select#)为高电平时进行，此时对报警引脚进行下拉操作，即将报警引脚置为低电平，主机检测到报警引脚为低电平，拉低芯片选择信号。
50.作为一种可行的实施方式，若所述主机对应多个所述espi设备，则所述报警引脚具体为报警信号的外部引脚。在具体实施中，可以选择报警信号(alert#)的外部引脚作为报警引脚，该引脚外部设有弱上拉。如图2所示，报警操作必须在chip select#为高的时候，对alert#进行下拉操作，当主机检测到这个低电平，拉低chip select#信号，然后alert#释放并恢复为高电平。
51.作为另一种可行的实施方式，若所述主机对应一个所述espi设备，则所述报警引脚具体为数据信号的第一位对应的目标引脚。在具体实施中，如果为一个主机对应于一个espi设备的情况下，可以采用数据线data的第一位io[1]兼做报警请求的指示信号，即采用数据信号的第一位对应的目标引脚兼做报警引脚。如图3所示，报警操作必须在chip select#为高的时候，对io[1]进行下拉操作，当主机检测到这个低电平，拉低chip select#信号，在时间t
slaz
(chip select#为高时，io[1]能拉低的最短时间)内，io[1]必须释放并恢复为高电平。
[0052]
s102：当检测到所述芯片选择信号为低电平时，释放所述报警引脚，以使所述报警引脚恢复为高电平，完成所述espi设备的报警操作。
[0053]
在本步骤中，当espi设备检测到芯片选择信号为低电平时，释放报警引脚，即将报警引脚恢复为高电平，完成报警操作。
[0054]
本技术实施例提供的espi设备报警方法，在芯片选择信号为高电平的情况下，下拉报警引脚，即将报警引脚置为低电平，主机检测到报警引脚为低电平，拉低芯片选择信号，espi设备检测到芯片选择信号为低电平时，释放报警引脚，即将报警引脚恢复为高电平，完成报警操作。由此可见，本技术实施例提供的espi设备报警方法，espi设备通过下拉报警引脚主动向主机发送报警请求，在不影响主机其他业务的前提下实现espi设备的报警。
[0055]
本技术实施例公开了一种espi设备报警方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：
[0056]
参见图4，根据一示例性实施例示出的另一种espi设备报警方法的流程图，如图4所示，包括：
[0057]
s201：选取本地时钟，基于所述本地时钟对所述芯片选择信号延迟三个时钟周期得到目标信号；
[0058]
s202：当所述目标信号为高电平时，三态门控制信号为高电平，使能所述三态门的输出，以使所述报警引脚为低电平；
[0059]
s203：当检测到所述目标信号为低电平时，所述三态门控制信号为低电平，恢复所述报警信号的三态，以使所述报警引脚恢复为高电平，完成所述espi设备的报警操作。
[0060]
在本实施例中，alert#经过一个三态门，三态门受三态门控制信号(alert_oe)控制。当chip select#为高的时候，alert必须默认为低电平。由于在报警请求阶段，主机发过来的时钟是暂停的，所以无法使用espi的随路时钟，因此必须选取一个本地时钟，此处可以
选取ahb总线时钟hclk作为本地时钟。为了使用chip select#信号，必须对该信号打两拍以消除亚稳态，然后才能使用。在本实施例中，使用打了三拍后的chip select#信号，即将chip select#信号延迟三个时钟周期的目标信号(chip_sel_n_ff3)。如图5所示，当检测到chip_sel_n_ff3为高电平时，alert_oe在下一拍为1，即使能三态门的输出。alert#数据输出为0，即低电平，一旦使能，外部总线上的数据表现为低。一旦chip_sel_n_ff3变为低电平，alert_oe也会随之变为低电平，alert#恢复为三态。
[0061]
本技术实施例公开了一种espi设备报警方法，相对于第一个实施例，本实施例对技术方案作了进一步的说明和优化。具体的：
[0062]
参见图6，根据一示例性实施例示出的又一种espi设备报警方法的流程图，如图6所示，包括：
[0063]
s301：选取本地时钟，基于所述本地时钟对所述芯片选择信号延迟三个时钟周期得到目标信号；
[0064]
s302：当所述目标信号为高电平时，报警使能信号为高电平，使能所述三态门的输出，以使所述目标引脚为低电平；
[0065]
s303：当检测到所述芯片选择信号为低电平时，所述报警使能信号为低电平，输出使能信号为低电平，所述报警引脚恢复为高电平，完成所述espi设备的报警操作；其中，所述输出使能信号为所述报警使能信号和数据使能信号的或操作，所述数据使能信号为非报警情况下所述数据信号的三态使能。
[0066]
在本实施例中，四根数据线都需要经过一个三态门。当chip select#为高的时候，io[1]必须默认为低电平。由于在alert阶段正好主机发过来的时钟是暂停的，所以无法使用espi的随路时钟，因此必须选取一个本地时钟，此处可以选取ahb(advanced high
‑
performance bus)总线时钟hclk作为本地时钟。为了使用chip select#信号，必须对该信号打两拍以消除亚稳态，然后才能使用。本实施例考虑到t
shaa
的影响，使用打了三拍后的chip select#信号，即将chip select#信号延迟三个时钟周期的目标信号(chip_sel_n_ff3)。如图7所示，当检测到chip_sel_n_ff3为高电平时，报警使能信号(io1_alert_en)在下一拍为1，即使能三态门的输出。此时，因为io[1]的数据默认为0，即低电平，一旦三态门使能，外部总线上的数据表现为低。因为考虑到t
slaz
时间非常短，hclk的频率一般无法达到要求，故而使用chip_sel_n(原始的芯片选择信号)作为io1_alert_en的复位，所以当chip_sel_n变低的很短时间内，io1_alert_en会变为低电平。输出使能信号(io1_output_en)为io1_alert_en和数据使能信号(io1_data_en)的或操作。io1_data_en表示非报警情况下正常的数据的三态使能。因为外部总线有个弱上拉，当io1_output_en为0的时候，三态数据总线表现为高电平。
[0067]
下面对本技术实施例提供的一种espi设备报警装置进行介绍，下文描述的一种espi设备报警装置与上文描述的一种espi设备报警方法可以相互参照。
[0068]
参见图8，根据一示例性实施例示出的一种espi设备报警装置的结构图，如图8所示，包括：
[0069]
下拉模块801，用于当芯片选择信号为高电平时，对报警引脚进行下拉操作；其中，若主机检测到所述报警引脚为低电平，则拉低所述芯片选择信号；
[0070]
释放模块802，用于当检测到所述芯片选择信号为低电平时，释放所述报警引脚，
以使所述报警引脚恢复为高电平，完成所述espi设备的报警操作。
[0071]
本技术实施例提供的espi设备报警装置，在芯片选择信号为高电平的情况下，下拉报警引脚，即将报警引脚置为低电平，主机检测到报警引脚为低电平，拉低芯片选择信号，espi设备检测到芯片选择信号为低电平时，释放报警引脚，即将报警引脚恢复为高电平，完成报警操作。由此可见，本技术实施例提供的espi设备报警装置，espi设备通过下拉报警引脚主动向主机发送报警请求，在不影响主机其他业务的前提下实现espi设备的报警。
[0072]
在上述实施例的基础上，作为一种优选实施方式，若所述主机对应多个所述espi设备，则所述报警引脚具体为报警信号的外部引脚。
[0073]
在上述实施例的基础上，作为一种优选实施方式，所述报警信号经过三态门输出，所述下拉模块801包括：
[0074]
选取单元，用于选取本地时钟，基于所述本地时钟对所述芯片选择信号延迟三个时钟周期得到目标信号；
[0075]
第一使能单元，用于当所述目标信号为高电平时，三态门控制信号为高电平，使能所述三态门的输出，以使所述报警引脚为低电平；
[0076]
相应的，所述释放模块802具体为当检测到所述目标信号为低电平时，所述三态门控制信号为低电平，恢复所述报警信号的三态，以使所述报警引脚恢复为高电平的模块。
[0077]
在上述实施例的基础上，作为一种优选实施方式，若所述主机对应一个所述espi设备，则所述报警引脚具体为数据信号的第一位对应的目标引脚。
[0078]
在上述实施例的基础上，作为一种优选实施方式，所述数据信号经过三态门输出，所述下拉模块801包括：
[0079]
选取单元，用于选取本地时钟，基于所述本地时钟对所述芯片选择信号延迟三个时钟周期得到目标信号；
[0080]
第二使能单元，用于当所述目标信号为高电平时，报警使能信号为高电平，使能所述三态门的输出，以使所述目标引脚为低电平；
[0081]
相应的，所述释放模块802具体为当检测到所述芯片选择信号为低电平时，所述报警使能信号为低电平，输出使能信号为低电平，所述报警引脚恢复为高电平的模块；其中，所述输出使能信号为所述报警使能信号和数据使能信号的或操作，所述数据使能信号为非报警情况下所述数据信号的三态使能。
[0082]
在上述实施例的基础上，作为一种优选实施方式，所述选取单元具体为选取ahb总线时钟作为本地时钟，基于所述本地时钟对所述芯片选择信号延迟三个时钟周期得到目标信号的单元。
[0083]
在上述实施例的基础上，作为一种优选实施方式，所述主机具体为基板管理控制器。
[0084]
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
[0085]
基于上述程序模块的硬件实现，且为了实现本技术实施例的方法，本技术实施例还提供了一种电子设备，图9为根据一示例性实施例示出的一种电子设备的结构图，如图9所示，电子设备包括：
[0086]
通信接口1，能够与其它设备比如网络设备等进行信息交互；
[0087]
处理器2，与通信接口1连接，以实现与其它设备进行信息交互，用于运行计算机程序时，执行上述一个或多个技术方案提供的espi设备报警方法。而所述计算机程序存储在存储器3上。
[0088]
当然，实际应用时，电子设备中的各个组件通过总线系统4耦合在一起。可理解，总线系统4用于实现这些组件之间的连接通信。总线系统4除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图9中将各种总线都标为总线系统4。
[0089]
本技术实施例中的存储器3用于存储各种类型的数据以支持电子设备的操作。这些数据的示例包括：用于在电子设备上操作的任何计算机程序。
[0090]
可以理解，存储器3可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(rom，read only memory)、可编程只读存储器(prom，programmable read
‑
only memory)、可擦除可编程只读存储器(eprom，erasable programmable read
‑
only memory)、电可擦除可编程只读存储器(eeprom，electrically erasable programmable read
‑
only memory)、磁性随机存取存储器(fram，ferromagnetic random access memory)、快闪存储器(flash memory)、磁表面存储器、光盘、或只读光盘(cd
‑
rom，compact disc read
‑
only memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(ram，random access memory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的ram可用，例如静态随机存取存储器(sram，static random access memory)、同步静态随机存取存储器(ssram，synchronous static random access memory)、动态随机存取存储器(dram，dynamic random access memory)、同步动态随机存取存储器(sdram，synchronous dynamic random access memory)、双倍数据速率同步动态随机存取存储器(ddrsdram，double data rate synchronous dynamic random access memory)、增强型同步动态随机存取存储器(esdram，enhanced synchronous dynamic random access memory)、同步连接动态随机存取存储器(sldram，synclink dynamic random access memory)、直接内存总线随机存取存储器(drram，direct rambus random access memory)。本技术实施例描述的存储器2旨在包括但不限于这些和任意其它适合类型的存储器。
[0091]
上述本技术实施例揭示的方法可以应用于处理器2中，或者由处理器2实现。处理器2可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器2中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器2可以是通用处理器、dsp，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器2可以实现或者执行本技术实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本技术实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器3，处理器2读取存储器3中的程序，结合其硬件完成前述方法的步骤。
[0092]
处理器2执行所述程序时实现本技术实施例的各个方法中的相应流程，为了简洁，在此不再赘述。
[0093]
在示例性实施例中，本技术实施例还提供了一种存储介质，即计算机存储介质，具体为计算机可读存储介质，例如包括存储计算机程序的存储器3，上述计算机程序可由处理器2执行，以完成前述方法所述步骤。计算机可读存储介质可以是fram、rom、prom、eprom、eeprom、flash memory、磁表面存储器、光盘、或cd
‑
rom等存储器。
[0094]
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。
[0095]
或者，本技术上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台电子设备(可以是个人计算机、服务器、或者网络设备等)执行本技术各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。
[0096]
以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。