滤波器电路和半导体装置的制作方法

1.本发明涉及一种滤波器电路和搭载有该滤波器电路的半导体装置。


背景技术：

2.近年，开发了一种实现服务器、ups(uninterruptible power supply：不间断电源)等的idc(internet data center：互联网数据中心)电源系统的高效化、节能化、小型化、高可靠性化的hvic(high voltage ic，高压ic)技术。hvic是指对桥电路结构的功率器件的栅极进行驱动的高耐压ic(例如专利文献2)。
3.在专利文献2中，为了对被进行了半桥连接的高边功率mos晶体管和低边功率mos晶体管分别进行驱动，使用hvic。
4.另外，在上述hvic中，通过置位脉冲和复位脉冲来将例如高边功率mos晶体管控制为导通、非导通。但是，在电源电压发生变动的情况下，对置位脉冲和复位脉冲进行控制的例如rs触发器电路有时会进行误动作。因此，高边功率mos晶体管和低边功率mos晶体管有时会同时导通，给系统的稳定性带来影响。
5.此外，在专利文献1中提出了设置2个低电位侧的电源(vdd、vbat)的结构。另外，在专利文献2中提出了：在置位侧对接地(gnd)插入电容器并在复位侧对电源插入电容器，来构成时间常数电路。另外，在专利文献3中提出了：通过在rs触发器的输出上连接电容器，来消除在电源接通时的rs触发器的不定期间。并且，在专利文献4中提出了在rs触发器的输出与电源之间设置上拉电路或下拉电路的结构。
6.现有技术文献
7.专利文献
8.专利文献1：日本特开2012
‑
9982号公报
9.专利文献2：日本特开2004
‑
260730号公报
10.专利文献3：日本特开2003
‑
152515号公报
11.专利文献4：日本特开平5
‑
235705号公报


技术实现要素：

12.发明要解决的问题
13.另外，在上述专利文献1中，需要准备另外的电源，电路规模增大。在上述专利文献2中，虽然改变电容器的连接方法来防止误动作，但是并不应用于rs触发器的误动作。在上述专利文献3中，在rs触发器的输入侧设置有用于决定初始值的另外的控制电路，电路规模大。在上述专利文献4中，需要在rs触发器的输入侧设置用于决定初始值的另外的控制电路。
14.本发明是着眼于上述问题而完成的，其目的在于提供一种简单结构而在电源电压发生了变动的情况下也能够防止电路的误动作的滤波器电路和半导体装置。
15.用于解决问题的方案
16.为了解决上述问题，本发明的一个方式的宗旨在于，具备：锁存电路，其对被输入到第一输入端子的置位信号和被输入到第二输入端子的复位信号分别进行锁存；以及上升调整部，其使电源接通时的置位信号或复位信号的上升时间比由配置于锁存电路的前级的时间常数电路规定的时间短。
17.发明的效果
18.根据本发明，能够提供一种结构简单而在电源电压发生了变动的情况下也能够防止电路的误动作的滤波器电路和半导体装置。
附图说明
19.图1是表示本发明的第一实施方式所涉及的搭载有滤波器电路的半导体装置的结构例的框图。
20.图2是表示本发明的第一实施方式所涉及的滤波器电路的内部结构例的框图。
21.图3是表示本发明的第一实施方式所涉及的滤波器电路的具体结构的电路图。
22.图4是表示未设置上拉电路和下拉电路的情况下的滤波器电路的动作的时序图。
23.图5是表示本发明的第一实施方式所涉及的滤波器电路的动作的时序图。
24.图6是表示本发明的第一实施方式的变形例所涉及的滤波器电路的具体结构的电路图。
25.图7是表示本发明的第二实施方式所涉及的滤波器电路的具体结构的电路图。
26.图8是表示图2的rc时间常数电路的详细的结构例的电路图。
27.图9是表示图8所示的rc时间常数电路的动作的时序图。
具体实施方式
28.下面说明发明的实施方式。在下面的附图的记载中，对相同或类似的部分标注相同或类似的标记，并省略重复的说明。
29.(第一实施方式)
30.图1是表示本发明的第一实施方式所涉及的搭载有滤波器电路的半导体装置的结构例的框图。
31.半导体装置1具备hvic 10和半桥电路20。半桥电路20具备被进行了半桥连接的高边功率mos晶体管(未图示)和低边功率mos晶体管(未图示)。hvic10例如在所输入的信号从“l(低)”切换为“h(高)”的定时向高边功率mos晶体管的栅极端子输出信号来驱动高边功率mos晶体管，在所输入的信号从“h”切换为“l”的定时向低边功率mos晶体管的栅极端子输出信号来驱动低边功率mos晶体管。高边功率mos晶体管与低边功率mos晶体管被hvic 10交替地设为导通状态，来向负载(未图示)供给电力。
32.hvic 10具备输入检测电路11、滤波器电路12、脉冲生成电路13、低边驱动电路14、电平移位电路15以及高边驱动电路16。输入检测电路11具有根据所输入的信号的信号水平来检测驱动高边功率mos晶体管的定时的功能。滤波器电路12具有去除输入检测电路11的输出信号的微小脉冲噪声的功能和延迟规定时间并锁存的功能。脉冲生成电路13具有以下功能：与滤波器电路12的输出信号的上升相应地生成用于将高边功率mos晶体管设为导通的置位脉冲，与滤波器电路12的输出信号的下降相应地生成用于将高边功率mos晶体管设
为非导通的复位脉冲。低边驱动电路14具有与滤波器电路12的输出信号相应地驱动低边功率mos晶体管的功能。电平移位电路15具有以下功能：利用从脉冲生成电路13输出的置位脉冲和复位脉冲，将滤波器电路12的输出信号从接地电位gnd基准电平移位为高边基准电位的信号。高边驱动电路16具有与电平移位电路15的输出信号相应地驱动高边功率mos晶体管的功能。
33.输入检测电路11输入在规定的定时“h(高)”、“l(低)”切换的输入信号in，并向滤波器电路12输出输出信号in1。在此设为：在向输入检测电路11输入的输入信号从“l”上升为“h”时高边功率mos晶体管被设为导通，在向输入检测电路11输入的输入信号从“h”下降为“l”时高边功率mos晶体管被设为非导通。
34.滤波器电路12的输出信号in2被供给到脉冲生成电路13和低边驱动电路14。脉冲生成电路13以滤波器电路12的输出信号in2为输入，与该输出信号in2的上升相应地输出用于将高边功率mos晶体管设为导通的置位脉冲，并且与输出信号in2的下降相应地输出用于将高边功率mos晶体管设为非导通的复位脉冲。电平移位电路15利用从脉冲生成电路13输出的置位脉冲和复位脉冲，将滤波器电路12的输出信号从接地电位gnd基准电平移位为高侧基准电位的信号，并将该高边基准电位的信号输出到高边驱动电路16。
35.高边驱动电路16与从电平移位电路15输出的置位脉冲及复位脉冲对应地选择性地向高边功率mos晶体管的栅极端子输出信号，来将高边功率mos晶体管切换为导通、非导通。低边驱动电路14与滤波器电路12的输出信号in2相应地选择性地向低边功率mos晶体管的栅极端子输出信号，来将低边功率mos晶体管切换为导通、非导通。
36.图2表示上述滤波器电路12的内部结构。
37.从输入检测电路11输出的信号in1被供给到rc时间常数电路101，并且该信号in1被反相器电路103进行信号水平的反转而向rc时间常数电路102供给反转信号zin1。rc时间常数电路101按照所输入的信号in1来向rs锁存电路100a输出置位信号。rc时间常数电路102按照将信号in1反转得到的zin1信号来向rs锁存电路100a输出复位信号。
38.rs锁存电路100a用于锁存置位信号和复位信号。rs锁存电路100a的输出经由反相器电路104后输出。
39.图8表示rc时间常数电路101、102的内部结构。
40.rc时间常数电路101、102由反相器电路31、32和缓冲器电路33构成。反相器电路32包括由pmos晶体管mp1和nmos晶体管mn1构成的cmos反相器电路、以及由电阻r1与电容器c1构成的rc延迟电路。如图9所示，rc延迟电路使节点电压rcv(图9的(b))的上升沿着由基于电阻r1和电容器c1的rc时间常数决定的过渡现象曲线逐渐改变，并在达到缓冲器电路33的阈值vth时输出缓冲器电路33的输出信号rc_out(图9的(c))的逻辑，由此去除输入信号rc_in(图9的(a))的微小的脉冲噪声，并且延迟规定时间。
41.图3表示滤波器电路12的电路结构例。
42.rs锁存电路100a具备nor电路111、112。在rs锁存电路100a的s端子与接地(gnd)之间连接有下拉电阻151。另外，在rs锁存电路100a的r端子与电源电压线之间连接有上拉电阻152。
43.从rc时间常数电路101输出置位信号。从rc时间常数电路102输出复位信号。rc时间常数电路101、102、下拉电阻151以及上拉电阻152构成上升调整部。
44.接着，说明由图2的结构构成的滤波器电路12的动作。
45.在图4中，在电源电压vdd上升时(图4的(a)中t2～t3的期间)，rc时间常数电路102的节点电压rcv(图4的(b))在直到达到阈值vth为止的期间沿着由rc时间常数决定的过渡现象曲线上升，rc时间常数电路102输出输出信号rc_out(图4的(c))。此时，施加于rs锁存电路100a的s端子、r端子的电压(图4的(d)、图4的(e))分别为l水平、h水平，因此在时间点t4，在rs锁存电路100a的输出端子q处得到的电压为l水平。
46.但是，电源电压vdd上升时(t2～t4的期间)施加于rs锁存电路100a的s端子、r端子的电压为从l水平、l水平的状态向l水平、h水平的状态过渡的过渡迁移状态，因此还考虑以下情况：紧接在电源接通后，如图4的(f)所示，rs锁存电路100a的输出端子q成为意图之外的h水平。当陷入这样的状态时，从rs锁存电路100a产生误接通脉冲(图4的(g))，导致高边功率mos晶体管和低边功率mos晶体管同时导通。
47.因此，在本第一实施方式中，在rs锁存电路100a的s端子与接地(gnd)之间连接下拉电阻151，在rs锁存电路100a的r端子与电源电压线之间连接上拉电阻152，由此，即使处于rc时间常数电路102的输出电压未达到阈值vth的状态，通过利用下拉电阻151抑制在电源电压vdd上升(图5的(a)中t2～t3的期间)时暂时处于不定状态而变化的置位信号的上升(图5的(e))，并使复位信号的上升比rc时间常数电路102的输出的上升快(图5的(d))，也能够将置位信号决定为l水平，将复位信号决定为h水平。也就是说，将复位信号的上升时间设为比由rc时间常数电路102规定的时间短的时间。
48.因而，在rs锁存电路100a的输出端子in2处得到的电压保持l水平(图5的(f))，不从rs锁存电路100a产生误接通脉冲(图5的(g))。
49.如以上那样，根据上述第一实施方式，即使处于输出复位信号的rc时间常数电路102的输出电压未达到阈值vth的状态，通过下拉电阻151和上拉电阻152的效果，也能够将置位信号可靠地决定为l水平，将复位信号可靠地决定为h水平，从而避免使rs锁存电路100a的输出进行误动作。
50.另外，根据上述第一实施方式，通过使用下拉电阻151和上拉电阻152，能够廉价地构成，而且仅是追加电路规模小的电阻元件就消除了电源瞬断后的误脉冲产生动作。
51.(变形例)
52.图6是表示本发明的第一实施方式的变形例所涉及的滤波器电路12的具体结构的电路图。在图6中，对与上述图3相同的部分标注相同的标记，并省略详细的说明。
53.rs锁存电路100b具备nand电路211、212和反相器电路104。在rs锁存电路100b的s端子与接地(gnd)之间连接有下拉电阻251。另外，在rs锁存电路100b的r端子与电源电压线之间连接有上拉电阻252。
54.并且，向rc时间常数电路102供给nor电路260的输出。rc时间常数电路101、102、下拉电阻251以及上拉电阻252构成上升调整部。向nor电路260输入信号in1以及用于电源接通时的初始化的复位信号。nor电路260根据信号in1与复位信号的逻辑或来生成信号zin1，并将该信号zin1输出到rc时间常数电路102。
55.如以上那样，上述变形例也能够得到与上述第一实施方式同样的作用效果。
56.(第二实施方式)
57.图7是表示本发明的第二实施方式所涉及的滤波器电路12的具体结构的电路图。
在图7中，对与上述图3相同的部分标注相同的标记，并省略详细的说明。
58.在rs锁存电路100a的s端子与接地(gnd)之间连接有构成下拉电路的mos
‑
fet 351。另外，在rs锁存电路100a的r端子与电源电压线之间连接有构成上拉电路的mos
‑
fet 352。mos
‑
fet 351及352的栅极连接恒压偏压(bias1、bias2)。rc时间常数电路101、102和mos
‑
fet 351、352构成上升调整部。
59.上述第二实施方式也能够得到与上述第一实施方式同样的作用效果，在制造hvic 10时能够廉价地制造。
60.(其它实施方式)
61.如上所述，通过实施方式对本发明进行了记载，但是不应理解为构成本公开的一部分的论述和附图用于限定本发明。根据本公开，本领域技术人员将明确各种替代实施方式、变形例。
62.在上述各实施方式中，说明了对rs锁存电路100a、100b的s端子、r端子双方设置上拉电路和下拉电路的例子。但是不限于此，也可以是设置上拉电路和下拉电路中的任一方来作为上升调整部的结构。
63.并且，在上述各实施方式中，说明了将滤波器电路12搭载于hvic 10来使用的例子。但是不限于此，也能够将滤波器电路12应用于其它的半导体装置。
64.附图标记说明
65.1：半导体装置；10：hvic；11：输入检测电路；12：滤波器电路；13：脉冲生成电路；14：低边驱动电路；15：电平移位电路；16：高边驱动电路；20：半桥电路；31、32：反相器电路；33：缓冲器电路；100a、100b：rs锁存电路；101、102：rc时间常数电路；103、104：反相器电路；111、112、260：nor电路；151、251：下拉电阻；152、252：上拉电阻；211、212：nand电路；351、352：mos
‑
fet。