发射控制驱动器的制作方法

发射控制驱动器
1.本技术要求于2020年4月27日在韩国知识产权局提交的第10
‑
2020
‑
0051052号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
2.一个或更多个示例实施例的方面涉及一种发射控制驱动器和包括该发射控制驱动器的显示设备。


背景技术：

3.有机发光显示设备使用有机发光二极管来显示图像，所述有机发光二极管通过电子和空穴的复合来产生光。有机发光显示设备具有相对快的响应时间，并且可以以相对低的功耗来驱动。有机发光显示设备可以包括布置为矩阵的像素驱动电路和连接到像素驱动电路的显示元件(例如，有机发光二极管)。
4.像素驱动电路可以连接到用于传输扫描信号的扫描线、用于传输数据信号的数据线、用于传输发射控制信号的控制线以及用于传输像素驱动电压的电力线。可以与扫描信号同步地将数据信号施加到像素驱动电路，并且可以根据施加到像素驱动电路的数据信号的幅值来调节显示装置的亮度。可以根据施加到像素驱动电路的发射控制信号来确定显示装置的发射时序。有机发光显示设备可以包括用于供应扫描信号的扫描驱动器、用于供应数据信号的数据驱动器、用于供应发射控制信号的发射控制驱动器以及用于控制扫描驱动器、数据驱动器和发射控制驱动器的时序控制器。发射控制驱动器可以通过控制发射控制信号的宽度来控制显示面板的亮度。
5.诸如智能电话、平板pc、数码相机、膝上型计算机和导航装置的便携式电子装置可以包括用于显示图像的有机发光显示设备。因为便携式电子装置通常由一个或更多个电池供电，所以会期望尽可能地使有机发光显示设备的功耗减少或最小化。
6.在该背景技术部分中公开的以上信息仅用于增强对背景的理解，因此在该背景技术部分中讨论的信息不一定构成现有技术。


技术实现要素：

7.一些示例实施例的方面包括一种可以在使功耗减少或最小化(例如，减少不必要的功耗)的同时产生发射控制信号的发射控制驱动器。
8.一些示例实施例的方面包括一种显示设备，显示设备包括可以在使功耗减少或最小化(例如，减少不必要的功耗)的同时产生发射控制信号的发射控制驱动器。
9.根据本公开的实施例的技术特征不限于上述特征，并且通过公开的描述，本领域技术人员将清楚地理解在此未提及的其它技术特征。
10.根据一个或更多个示例实施例，发射控制驱动器包括彼此级联连接且顺序地输出发射控制信号的多个级。多个级中的每个包括：第一电路部，被构造为基于输入信号和第一时钟信号在第一节点处产生第一控制信号且在第二节点处产生第二控制信号；第二电路
部，被构造为基于第一控制信号和第二时钟信号控制第一控制信号的电压电平；第三电路部，被构造为基于第一控制信号、第二控制信号和第二时钟信号产生第三控制信号；第一输出晶体管，被构造为响应于第一控制信号将第一电压作为发射控制信号来输出；以及第二输出晶体管，被构造为响应于第三控制信号将第二电压作为发射控制信号来输出。第三电路部包括第一电容器，所述第一电容器被构造为在多个级中的每个输出发射控制信号的同时在两个电极之间保持基本上恒定的电压。
11.根据一个或更多个示例实施例，显示设备包括：显示面板，包括多个像素；扫描驱动器，被构造为将扫描信号供应到多个像素；数据驱动器，被构造为将数据信号供应到多个像素；发射控制驱动器，被构造为将发射控制信号供应到多个像素；以及时序控制器，被构造为产生控制信号以控制扫描驱动器、数据驱动器和发射控制驱动器。发射控制驱动器包括彼此级联连接且顺序地输出发射控制信号的多个级。
12.根据一些示例实施例，多个级中的每个包括：第一电路部，被构造为基于输入信号和第一时钟信号在第一节点处产生第一控制信号且在第二节点处产生第二控制信号；第二电路部，被构造为基于第一控制信号和第二时钟信号控制第一控制信号的电压电平；第三电路部，被构造为基于第一控制信号、第二控制信号和第二时钟信号产生第三控制信号；第一输出晶体管，被构造为响应于第一控制信号将第一电压作为发射控制信号来输出；以及第二输出晶体管，被构造为响应于第三控制信号将第二电压作为发射控制信号来输出。第三电路部包括第一电容器，所述第一电容器被构造为在多个级中的每个输出发射控制信号的同时在两个电极之间保持基本上恒定的电压。
附图说明
13.通过下面结合附图进行的描述，公开的特定示例实施例的以上和其它方面、特征以及特性将更加清楚，在附图中：
14.图1是根据一些示例实施例的发射控制驱动器的框图；
15.图2是根据一些示例实施例的包括在发射控制驱动器中的级的电路图；
16.图3是图2的级的操作的时序图；
17.图4是根据一些示例实施例的包括在发射控制驱动器中的级的电路图；
18.图5是图4的电路图的主要的节点的电压波形图；
19.图6是根据对比示例的包括在发射控制驱动器中的级的电路图；
20.图7是图6的电路图的主要的节点的电压波形；
21.图8是根据一些示例实施例的显示设备的框图；
22.图9是包括在图8的显示设备中的像素的示例的电路图；
23.图10是包括图8的显示设备的电子装置的框图；以及
24.图11示出了图10的电子装置被实现为智能电话的示例。
具体实施方式
25.现在将更详细地参照在附图中示出的一些示例实施例的各方面，其中，同样的附图标记始终表示同样的元件。在这方面，本实施例可以具有不同的形式，并且不应被解释为限于在此所阐述的描述。因此，下面仅通过参照附图来描述示例实施例，以解释本说明书的
各方面。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。在整个公开中，表述“a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c全部或者它们的变型。
26.可以将各种修改应用于本示例实施例，并且具体实施例将在附图中示出且在具体实施方式部分中进行描述。参照下面结合附图的具体实施方式，本实施例的效果和特征以及实现其的方法将更清楚。然而，根据本公开的实施例可以以各种形式实现，而不限于下面所呈现的示例实施例。
27.在下文中，将通过参照附图解释公开的示例实施例来更详细地描述根据本公开的示例实施例。为了更清楚地描述根据本公开的实施例，可以省略对使本领域普通技术人员能够理解发明不必要的特定方面的描述，在参照附图的描述中，相同或对应的组分由相同的附图标记表示，并且可以省略其冗余描述。
28.在下面的实施例中，将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述不同的组件，但是这些组件不应受这些术语的限制。在下面的实施例中，除非上下文另外明确说明，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。在说明书中，当组成元件“连接”或“连接”到另一组成元件时，不仅可以解释为所述组成元件直接接触或连接到所述另一组成元件，而且可以解释为通过置于其间的至少一个其它组成元件电接触或电连接到所述另一组成元件。而且，当部件可以“包括”特定组成元件时，除非另外说明，否则该部件可以不被解释为排除另一组成元件，而是可以被解释为还包括其它组成元件。
29.图1是根据一些示例实施例的发射控制驱动器1000的框图。
30.参照图1，发射控制驱动器1000可以包括以级联结构彼此连接的第一级至第n级(例如，第一级1100、第二级1200和第三级1300)。这里，n是自然数，并且可以与显示面板的像素行的数量对应。虽然图1仅示出了第一级1100、第二级1200和第三级1300，但是发射控制驱动器1000可以包括第一级至第n级，并且例如，第四级至第n级以将第一级1100、第二级1200和第三级1300彼此连接的方式彼此连接。
31.第一级1100、第二级1200和第三级1300以级联结构彼此连接，并且可以顺序地输出第一发射控制信号至第n发射控制信号(例如，第一发射控制信号em1、第二发射控制信号em2和第三发射控制信号em3)。第一发射控制信号em1、第二发射控制信号em2和第三发射控制信号em3可以经由第一发射控制线eml1、第二发射控制线eml2和第三发射控制线eml3供应到显示面板的像素(例如，像素驱动电路)。
32.第一级1100、第二级1200和第三级1300中的一个(例如，第一级1100)可以经由起始信号线l1接收起始信号flm。第一级1100、第二级1200和第三级1300中的每个可以经由第一时钟信号线l2接收第一时钟信号clk1，并且经由第二时钟信号线l3接收第二时钟信号clk2。第一级1100、第二级1200和第三级1300中的一些(例如，第二级1200和第三级1300)可以经由进位信号线l4从前一级接收进位信号carry(见图2)。例如，第k级可以从第(k
‑
1)级接收进位信号carry。
33.由第一级1100、第二级1200和第三级1300接收的起始信号flm和进位信号carry可以被称为输入信号。例如，输入到第一级1100的输入信号可以是起始信号flm，输入到第二级至第n级(例如，第二级1200和第三级1300)的输入信号可以是从前一级(即，第一级至第
(n
‑
1)级，例如，第一级1100、第二级1200和第三级1300)输出的进位信号carry。
34.根据一些示例实施例，第一级1100、第二级1200和第三级1300中的每个可以经由第一电压线接收第一电压vgl(见图2)，并且经由第二电压线接收第二电压vgh(见图2)。在这种状态下，第一电压vgl可以是具有低电平的电压，第二电压vgh可以是具有高电平的电压。
35.第一级1100可以基于从时序控制器(图8中的550)接收的起始信号flm以及第一时钟信号clk1和第二时钟信号clk2来产生第一发射控制信号em1。第一发射控制信号em1可以经由第一发射控制线eml1供应到与第一发射控制线eml1连接的像素。第一级1100可以产生第一进位信号carry1，并且经由进位信号线l4将第一进位信号carry1供应到第二级1200。第一进位信号carry1和第一发射控制信号em1可以是基本上相同的信号(即，在相同的时序处具有相同的电平的信号)。
36.第二级1200可以基于从第一级1100接收的第一进位信号carry1以及从时序控制器接收的第一时钟信号clk1和第二时钟信号clk2来产生第二发射控制信号em2。第二发射控制信号em2可以经由第二发射控制线eml2供应到与第二发射控制线eml2连接的像素。第二级1200可以产生第二进位信号carry2，并且将第二进位信号carry2供应到第三级1300。
37.第三级1300可以基于从第二级1200接收的第二进位信号carry2以及从时序控制器接收的第一时钟信号clk1和第二时钟信号clk2来产生第三发射控制信号em3。第三发射控制信号em3可以经由第三发射控制线eml3供应到与第三发射控制线eml3连接的像素。第三级1300可以产生供应到下一级(即，第四级)的第三进位信号carry3。
38.发射控制驱动器1000的第一级1100、第二级1200和第三级1300以这样的方式彼此级联连接，使得第一发射控制信号em1、第二发射控制信号em2和第三发射控制信号em3可以顺序地输出。第一级1100可以基于起始信号flm、第一时钟信号clk1和第二时钟信号clk2来产生第一发射控制信号em1，第k级可以基于第(k
‑
1)进位信号carry(k
‑
1)、第一时钟信号clk1和第二时钟信号clk2来产生第k发射控制信号emk。在这种情况下，k是大于或等于2且小于或等于n的自然数。
39.图2是根据一些示例实施例的包括在发射控制驱动器1000中的级100的电路图。
40.参照图2，级100可以包括第一电路部110、第二电路部120、第三电路部130、第一输出晶体管m1和第二输出晶体管m2。级100可以与图1的第一级1100、第二级1200和第三级1300中的一个对应。
41.输入信号flm/carry输入到级100。第一时钟信号clk1和第二时钟信号clk2输入到级100，低电平的第一电压vgl和高电平的第二电压vgh施加到级100。级100基于输入信号flm/carry以及第一时钟信号clk1和第二时钟信号clk2输出发射控制信号em。
42.输入信号flm/carry根据时序具有与第一电压vgl对应的低电平电压或与第二电压vgh对应的高电平电压。第一时钟信号clk1和第二时钟信号clk2各自也根据时序具有与第一电压vgl对应的低电平电压或对与第二电压vgh应的高电平电压。第一时钟信号clk1和第二时钟信号clk2可以具有相同的周期，并且可以交替地具有低电平电压。根据一些示例实施例，第一时钟信号clk1和第二时钟信号clk2可以具有相同的占空比，所述占空比可以是50％或更大。第一时钟信号clk1和第二时钟信号clk2可以不同时具有低电平电压。
43.第一电路部110可以基于输入信号flm/carry和第一时钟信号clk1在第一节点n1
中产生第一控制信号sc1且在第二节点n2中产生第二控制信号sc2。第一控制信号sc1和第二控制信号sc2可以具有低电平电压或高电平电压以控制开关晶体管的操作。第一控制信号sc1可以与第一节点n1的电压对应，第二控制信号sc2可以与第二节点n2的电压对应。
44.当级100是图1的第一级1100时，将起始信号flm作为输入信号输入到第一电路部110，当级100是图1的第二级1200和第三级1300中的一个时，可以将从前一级输出的进位信号carry作为输入信号输入到第一电路部110。
45.第二电路部120可以基于第一控制信号sc1和第二时钟信号clk2来控制第一控制信号sc1的电压电平。第三电路部130可以基于第一控制信号sc1和第二控制信号sc2以及第二时钟信号clk2在第二输出节点nqb中产生第三控制信号sc3。根据一些示例实施例，第三电路部130可以包括在级100输出发射控制信号em的同时在第一电容器c1的两个电极之间保持基本上恒定的电压的第一电容器c1。
46.第一输出晶体管m1可以响应于第一控制信号sc1将低电平的第一电压vgl作为发射控制信号em来输出，第二输出晶体管m2可以响应于第三控制信号sc3将高电平的第二电压vgh作为发射控制信号em来输出。第三控制信号sc3可以具有低电平电压或高电平电压以控制第二输出晶体管m2的操作。第三控制信号sc3可以与第二输出节点nqb的电压对应。
47.如图2中所示，第一输出晶体管m1可以是p型金属氧化物半导体场效应晶体管(mosfet)。第二输出晶体管m2也可以是p型mosfet。然而，根据本公开的实施例不限于此，第一输出晶体管m1和第二输出晶体管m2中的至少一个可以是n型mosfet。
48.根据一些示例实施例，级100的第三电路部130还可以包括连接在第二节点n2与第一电容器c1之间的浮置晶体管ft。浮置晶体管ft可以响应于第一控制信号sc1将第二节点n2和第一电容器c1彼此连接或彼此分开。浮置晶体管ft可以是如图2中所示的n型mosfet。即，浮置晶体管ft的导电类型与第二输出晶体管m2的导电类型相反。
49.根据一些示例实施例，级100还可以包括第二电容器c2和第三电容器c3以及第一开关晶体管t1至第八开关晶体管t8中的至少一个。虽然第一开关晶体管t1至第八开关晶体管t8可以是p型mosfet，但是根据本公开的实施例不限于此。在下面的描述中，如图2中所示，假设第一输出晶体管m1和第二输出晶体管m2以及第一开关晶体管t1至第八开关晶体管t8是p型mosfet，浮置晶体管ft是n型mosfet。
50.如图2中所示，级100具有多个节点，节点中的一些被称为第一节点n1至第五节点n5以及第一输出节点nq和第二输出节点nqb。
51.第一电路部110可以包括第一开关晶体管t1、第二开关晶体管t2和第三开关晶体管t3。
52.第一开关晶体管t1被构造为响应于第一时钟信号clk1将输入信号flm/carry传输到第一节点n1。响应于具有低电平电压的第一时钟信号clk1而导通的第一开关晶体管t1可以被构造为将输入信号flm/carry传输到第一节点n1。第一开关晶体管t1响应于具有高电平电压的第一时钟信号clk1而截止，因此输入信号flm/carry不被传输到第一节点n1。
53.第二开关晶体管t2被构造为响应于第一控制信号sc1(即，根据第一节点n1的电压)将第一时钟信号clk1传输到第二节点n2。响应于第一节点n1的具有低电平的电压而导通的第二开关晶体管t2可以被构造为将第一时钟信号clk1传输到第二节点n2。第二开关晶体管t2响应于第一节点n1的具有高电平的电压而截止，因此第一时钟信号clk1不被传输到
第二节点n2。
54.第三开关晶体管t3可以响应于第一时钟信号clk1将低电平的第一电压vgl施加到第二节点n2。响应于具有低电平的第一时钟信号clk1而导通的第三开关晶体管t3可以将低电平的第一电压vgl施加到第二节点n2。第三开关晶体管t3响应于具有高电平的第一时钟信号clk1而截止，因此低电平的第一电压vgl不被施加到第二节点n2。
55.可以将第一节点n1的电压作为第一控制信号sc1输入到第二电路部120和第三电路部130，可以将第二节点n2的电压作为第二控制信号sc2输入到第三电路部130。
56.第二电路部120可以包括第四开关晶体管t4、第五开关晶体管t5和第二电容器c2。
57.第四开关晶体管t4被构造为响应于第一控制信号sc1(即，根据第一输出节点nq的电压)将第二时钟信号clk2传输到第三节点n3。响应于第一输出节点nq的具有低电平的电压而导通的第四开关晶体管t4可以被构造为将第二时钟信号clk2传输到第三节点n3。第四开关晶体管t4响应于第一输出节点nq的具有高电平的电压而截止，因此第二时钟信号clk2不被传输到第三节点n3。
58.第五开关晶体管t5响应于第二控制信号sc2(即，根据第二节点n2的电压)将高电平的第二电压vgh施加到第三节点n3。响应于第二节点n2的具有低电平的电压而导通的第五开关晶体管t5可以将高电平的第二电压vgh施加到第三节点n3。第五开关晶体管t5响应于第二节点n2的具有高电平的电压而截止，因此高电平的第二电压vgh不被施加到第三节点n3。
59.第二电容器c2可以包括连接到第三节点n3的第一电极和连接到第一输出节点nq的第二电极。当在第二电容器c2中充入电荷或从第二电容器c2释放电荷时，可以调节第一输出节点nq的电压(即，第一控制信号sc1的电压电平)。
60.在局部时段中，与第二电压vgh对应的高电平电压可以施加到第二电容器c2的第一电极，与第一电压vgl对应的低电平电压可以施加到第二电容器c2的第二电极。在另一局部时段中，由于存储在第二电容器c2中的与高电平电压和低电平电压之间的差对应的电荷，因此可以在第二电容器c2的第一电极和第二电极之间保持高电平电压与低电平电压之间的电压差。
61.在另一局部时段中，与第二电压vgh对应的高电平电压施加到第二电容器c2的第一电极和第二电极两者，因此可以在第二电容器c2中存储基本上零电荷。在另一局部时段中，由于存储在第二电容器c2中的基本上零电荷，因此可以在第二电容器c2的第一电极和第二电极之间保持基本上零电压差。
62.第三电路部130可以包括第六开关晶体管t6、第一电容器c1、浮置晶体管ft、第七开关晶体管t7、第三电容器c3和第八开关晶体管t8。
63.第六开关晶体管t6被构造为响应于第二控制信号sc2将第二时钟信号clk2传输到第四节点n4。响应于具有低电平电压的第二控制信号sc2而导通的第六开关晶体管t6可以被构造为将第二时钟信号clk2传输到第四节点n4。第六开关晶体管t6响应于具有高电平电压的第二控制信号sc2而截止，因此第二时钟信号clk2不被传输到第四节点n4。
64.第一电容器c1可以包括连接到第四节点n4的第一电极和连接到第五节点n5的第二电极。第三电路部130可以通过使用至少存储在第一电容器c1中的电荷来调节第二输出节点nqb的电压(即，第三控制信号sc3的电压电平)。可以在第一电容器c1的第一电极和第
二电极之间保持基本上恒定的电压。基本上恒定的电压可以与对应于第二电压vgh的高电平电压和对应于第一电压vgl的低电平电压之间的差对应。
65.当高电平的输入信号flm/carry、低电平的第一时钟信号clk1和高电平的第二时钟信号clk2输入到级100时，高电平电压施加到第一电容器c1的第一电极，低电平电压施加到第一电容器c1的第二电极。然后，第一电容器c1可以连续地存储与高电平电压与低电平电压之间的差对应的电荷。
66.当低电平的输入信号flm/carry、高电平的第一时钟信号clk1和高电平的第二时钟信号clk2输入到级100时，第一电容器c1的第一电极和第二电极两者可以处于浮置状态，第一电容器c1可以连续地存储与高电平电压与低电平电压之间的差对应的电荷。
67.浮置晶体管ft可以响应于第一控制信号sc1(即，根据第一节点n1的电压)将第二节点n2和第五节点n5彼此连接或彼此分开。可以由n型mosfet实现的浮置晶体管ft响应于第一节点n1的具有高电平的电压而导通，并且可以将第二节点n2和第五节点n5彼此连接。响应于第一节点n1的具有低电平的电压而截止的浮置晶体管ft可以将第二节点n2和第五节点n5彼此分开。在这种状态下，当第六开关晶体管t6和第七开关晶体管t7截止时，第四节点n4和第五节点n5两者基本上处于浮置状态。
68.第七开关晶体管t7可以响应于第二时钟信号clk2将第四节点n4和第二输出节点nqb彼此连接或彼此分开。响应于具有低电平电压的第二时钟信号clk2而导通的第七开关晶体管t7可以将第四节点n4和第二输出节点nqb彼此连接。响应于具有高电平电压的第二时钟信号clk2而截止的第七开关晶体管t7可以将第四节点n4和第二输出节点nqb彼此分开。
69.第三电容器c3可以包括施加有高电平的第二电压vgh的第一电极和连接到第二输出节点nqb的第二电极。第三电路部130可以通过使用至少存储在第三电容器c3中的电荷来调节第二输出节点nqb的电压(即，第三控制信号sc3的电压电平)。
70.高电平的第二电压vgh施加到第三电容器c3的第一电极。在局部时段中，与第一电压vgl对应的低电平电压可以施加到第三电容器c3的第二电极。在另一局部时段中，由于存储在第三电容器c3中的与高电平电压和低电平电压之间的差对应的电荷，因此可以在第三电容器c3的第一电极和第二电极之间保持高电平电压与低电平电压之间的电压差。在另一局部时段中，与第二电压vgh对应的高电平电压施加到第三电容器c3的第二电极，因此可以在第三电容器c3中存储基本上零电荷。在另一局部时段中，由于存储在第三电容器c3中的基本上零电荷，因此可以在第三电容器c3的第一电极和第二电极之间保持基本上零电压差。
71.第八开关晶体管t8响应于第一控制信号sc1(即，根据第一节点n1的电压)将高电平的第二电压vgh施加到第二输出节点nqb(即，第二输出晶体管m2的栅极)。响应于第一节点n1的具有低电平的电压而导通的第八开关晶体管t8可以将高电平的第二电压vgh施加到第二输出节点nqb，并且将第三电容器c3的第一电极和第二电极彼此连接。第八开关晶体管t8响应于第一节点n1的具有高电平的电压而截止，因此高电平的第二电压vgh不被施加到第二输出节点nqb。
72.例如响应于第一控制信号sc1，第一输出晶体管m1可以根据第一输出节点nq的电压在级输出节点no处将低电平的第一电压vgl作为发射控制信号em来输出。第二输出晶体
管m2响应于第二输出节点nqb的电压(即，第三控制信号sc3)可以在级输出节点no处将高电平的第二电压vgh作为发射控制信号em来输出。
73.级输出节点no在当第一输出晶体管m1导通时将低电平的第一电压vgl作为发射控制信号em来输出，并且在当第二输出晶体管m2导通时将高电平的第二电压vgh作为发射控制信号em来输出。第一输出晶体管m1和第二输出晶体管m2不同时导通。
74.下面参照图3描述级100的操作。
75.图3是图2的级100的操作的时序图。
76.参照图3，输入信号flm/carry可以在一个帧时段内具有与像素的显示装置发射光期间的时间对应的低电平电压lv和与像素的显示装置不发射光期间的时间对应的高电平电压hv。针对显示装置不发射光期间的时间，与针对下一帧时段要显示的灰度对应的数据信号可以输入到像素驱动电路。
77.低电平电压lv与第一电压vgl对应，高电平电压hv与第二电压vgh对应。在这种情况下，分别与第一电压vgl和第二电压vgh对应的低电平电压lv和高电平电压hv可以意指低电平电压lv是与第一电压vgl基本上相同或具有稍高于第一电压vgl的电平的电压，高电平电压hv是与第二电压vgh基本上相同或具有稍低于第二电压vgh的电平的电压。低电平电压lv与第一电压vgl之间的差以及高电平电压hv与第二电压vgh之间的差可以由开关晶体管的阈值电压产生。
78.针对局部时段，与高电平电压hv与低电平电压lv之间的电压差对应的电荷存储在第一电容器c1、第二电容器c2和第三电容器c3中，可以在第一电容器c1、第二电容器c2和第三电容器c3中的每个的两个电极之间保持高电平电压hv与低电平电压lv之间的电压差。在本说明书中，高电平电压hv与低电平电压lv之间的电压差被称为参考电压差。比低电平电压lv低参考电压差那么多的电压被称为第二低电平电压lv2，比高电平电压hv高参考电压差那么多的电压被称为第二高电平电压。
79.第一时钟信号clk1和第二时钟信号clk2都是具有相同的周期的周期信号。第一时钟信号clk1和第二时钟信号clk2可以交替地具有低电平电压lv。第一时钟信号clk1和第二时钟信号clk2可以具有相同的占空比。例如，第一时钟信号clk1的占空比是(p2 p3 p4)/(p1 p2 p3 p4)，第二时钟信号clk2的占空比是(p1 p2 p4)/(p1 p2 p3 p4)。
80.根据一些示例实施例，如图3中所示，第一时钟信号clk1可以在第一时段p1和第五时段p5中具有低电平电压lv，第二时钟信号clk2可以在第三时段p3和第七时段p7中具有低电平电压lv。第一时钟信号clk1可以在第二时段p2至第四时段p4和第六时段p6至第八时段p8中具有高电平电压hv，第二时钟信号clk2可以在第一时段p1、第二时段p2、第四时段p4至第六时段p6和第八时段p8中具有高电平电压hv。
81.此外，第一时钟信号clk1可以在第十一时段p11中具有低电平电压lv，并且在第九时段p9、第十时段p10和第十二时段p12中具有高电平电压hv。第二时钟信号clk2可以在第九时段p9中具有低电平电压lv，并且在第十时段p10至第十二时段p12中具有高电平电压hv。
82.输入信号flm/carry可以在第一时段p1至第四时段p4中具有低电平电压lv，并且在第五时段p5至第八时段p8中具有高电平电压hv。输入信号flm/carry可以具有高电平电压hv直到第九时段p9，并且从第九时段p9具有低电平电压lv。
83.发射控制信号em在输入信号flm/carry具有高电平电压hv的同时响应于具有低电平电压lv的第二时钟信号clk2移位到高电平电压hv，并且在输入信号flm/carry具有低电平电压lv的同时响应于具有低电平电压lv的第一时钟信号clk1移位到低电平电压lv。
84.在第一时段p1中，具有低电平电压lv的输入信号flm/carry、具有低电平电压lv的第一时钟信号clk1和具有高电平电压hv的第二时钟信号clk2输入到级100。
85.在第一时段p1中，第一电路部110产生具有低电平电压lv的第一控制信号sc1和具有低电平电压lv的第二控制信号sc2。在第一时段p1中，第一开关晶体管t1响应于具有低电平电压lv的第一时钟信号clk1而导通，低电平电压lv的输入信号flm/carry被传输到第一节点n1。因此，第一节点n1的电压(即，第一控制信号sc1)具有低电平电压lv。具有低电平电压lv的第一控制信号sc1传输到第一输出节点nq。
86.第二开关晶体管t2响应于第一节点n1的低电平电压lv而导通，具有低电平电压lv的第一时钟信号clk1传输到第二节点n2。此外，第三开关晶体管t3响应于具有低电平电压lv的第一时钟信号clk1而导通，第一电压vgl施加到第二节点n2。因此，第二节点n2的电压(即，第二控制信号sc2)具有低电平电压lv。
87.第五开关晶体管t5响应于第二节点n2的低电平电压lv(即，第二控制信号sc2)而导通，第二电压vgh施加到第三节点n3。此外，第四开关晶体管t4响应于第一输出节点nq的低电平电压lv而导通，高电平电压hv的第二时钟信号clk2传输到第三节点n3。
88.高电平电压hv施加到第二电容器c2的连接到第三节点n3的第一电极，低电平电压lv施加到连接到第一输出节点nq的第二电极，因此在第二电容器c2中存储参考电压差。
89.第六开关晶体管t6响应于第二节点n2的低电平电压lv(即，第二控制信号sc2)而导通，高电平电压hv的第二时钟信号clk2传输到第四节点n4。第七开关晶体管t7响应于高电平电压hv的第二时钟信号clk2而截止，第八开关晶体管t8响应于第一节点n1的低电平电压lv而导通，第二电压vgh施加到第二输出节点nqb。高电平电压hv施加到第三电容器c3的两个电极。
90.第一输出晶体管m1可以响应于第一输出节点nq的低电平电压lv而弱导通，当第一电压vgl施加到级输出节点no时，可以输出低电平电压lv的发射控制信号em。第二输出晶体管m2响应于第二输出节点nqb的高电平电压hv而截止。
91.浮置晶体管ft响应于第一节点n1的低电平电压lv而截止，第二节点n2的低电平电压lv不被传输到第五节点n5。因此，未在第一电容器c1中充入电流或从第一电容器c1释放电流，因此在第一时段p1中不存在对第一电容器c1充电或放电的功耗。
92.在第二时段p2中，具有低电平电压lv的输入信号flm/carry、具有高电平电压hv的第一时钟信号clk1和具有高电平电压hv的第二时钟信号clk2输入到级100。在第二时段p2中，第一电路部110产生具有低电平电压lv的第一控制信号sc1和具有高电平电压hv的第二控制信号sc2。
93.在第二时段p2中，第一开关晶体管t1响应于具有高电平电压hv的第一时钟信号clk1而截止，低电平电压lv的输入信号flm/carry不被传输到第一节点n1。然而，第四开关晶体管t4由于存储在第二电容器c2中的参考电压差而导通。具有高电平电压hv的第二时钟信号clk2通过导通的第四开关晶体管t4施加到第三节点n3。第一输出节点nq和第一节点n1因存储有参考电压差的第二电容器c2而具有低电平电压lv。第一节点n1的第一控制信号
sc1具有低电平电压lv。
94.第三开关晶体管t3响应于高电平电压hv的第一时钟信号clk1而截止，第二开关晶体管t2响应于第一节点n1的低电平电压lv而导通，高电平电压hv的第一时钟信号clk1传输到第二节点n2。
95.第二节点n2的高电平电压hv使第五开关晶体管t5和第六开关晶体管t6截止。此外，第七开关晶体管t7响应于高电平电压hv的第二时钟信号clk2而截止。第八开关晶体管t8响应于第一节点n1的低电平电压lv而导通，第二电压vgh施加到第二输出节点nqb。高电平电压hv施加到第三电容器c3的两个电极。
96.第一输出晶体管m1可以响应于第一输出节点nq的低电平电压lv而弱导通，当第一电压vgl施加到级输出节点no时，可以输出低电平电压lv的发射控制信号em。第二输出晶体管m2响应于第二输出节点nqb的高电平电压hv而截止。
97.浮置晶体管ft响应于第一节点n1的低电平电压lv而截止，第二节点n2的高电平电压hv不被传输到第五节点n5。
98.当连接到第一电容器c1的两个电极的浮置晶体管ft以及第六开关晶体管t6和第七开关晶体管t7都截止时，第一电容器c1处于浮置状态，未在第一电容器c1中充入电流或从第一电容器c1释放电流。因此，在第二时段p2中，不存在对第一电容器c1充电或放电的功耗。
99.在第三时段p3中，具有低电平电压lv的输入信号flm/carry、具有高电平电压hv的第一时钟信号clk1和具有低电平电压lv的第二时钟信号clk2输入到级100。在第三时段p3中，第一电路部110产生具有第二低电平电压lv2的第一控制信号sc1和具有高电平电压hv的第二控制信号sc2。
100.在第三时段p3中，第一开关晶体管t1响应于具有高电平电压hv的第一时钟信号clk1而截止。然而，第四开关晶体管t4由于存储在第二电容器c2中的参考电压差而导通。第三节点n3通过导通的第四开关晶体管t4施加具有低电平电压lv的第二时钟信号clk2。第一输出节点nq和第一节点n1因存储有参考电压差的第二电容器c2而具有第二低电平电压lv2。第二低电平电压lv2是比低电平电压lv低参考电压差那么多的电压。第一节点n1的第一控制信号sc1具有第二低电平电压lv2。
101.第三开关晶体管t3响应于高电平电压hv的第一时钟信号clk1而截止，第二开关晶体管t2响应于第一节点n1的第二低电平电压lv2而导通，高电平电压hv的第一时钟信号clk1传输到第二节点n2。
102.第二节点n2的高电平电压hv使第五开关晶体管t5和第六开关晶体管t6截止。第八开关晶体管t8响应于第一节点n1的低电平电压lv而导通，第二电压vgh施加到第二输出节点nqb。高电平电压hv施加到第三电容器c3的两个电极。第七开关晶体管t7响应于低电平电压lv的第二时钟信号clk2而导通，第二输出节点nqb的高电平电压hv传输到第四节点n4。
103.第一输出晶体管m1响应于第一输出节点nq的第二低电平电压lv2而完全地导通，当第一电压vgl施加到级输出节点no时，输出低电平电压lv的发射控制信号em。第二输出晶体管m2响应于第二输出节点nqb的高电平电压hv而截止。
104.浮置晶体管ft响应于第一节点n1的第二低电平电压lv2而截止，第二节点n2的高电平电压hv不被施加到第五节点n5。因此，未在第一电容器c1中充入电流或从第一电容器
c1释放电流，因此在第三时段p3中不存在对第一电容器c1充电或放电的功耗。
105.在第四时段p4中，具有低电平电压lv的输入信号flm/carry、具有高电平电压hv的第一时钟信号clk1和具有高电平电压hv的第二时钟信号clk2输入到级100。在第四时段p4中，第一电路部110产生具有低电平电压lv的第一控制信号sc1和具有高电平电压hv的第二控制信号sc2。
106.在第四时段p4中，第一开关晶体管t1响应于具有高电平电压hv的第一时钟信号clk1而截止。然而，第四开关晶体管t4由于存储在第二电容器c2中的参考电压差而导通。具有高电平电压hv的第二时钟信号clk2通过导通的第四开关晶体管t4施加到第三节点n3。第一输出节点nq和第一节点n1因存储有参考电压差的第二电容器c2而具有低电平电压lv。第一节点n1的第一控制信号sc1具有低电平电压lv。
107.第三开关晶体管t3响应于高电平电压hv的第一时钟信号clk1而截止，第二开关晶体管t2响应于第一节点n1的低电平电压lv而导通，高电平电压hv的第一时钟信号clk1传输到第二节点n2。
108.第二节点n2的高电平电压hv使第五开关晶体管t5和第六开关晶体管t6截止。此外，第七开关晶体管t7响应于高电平电压hv的第二时钟信号clk2而截止。第八开关晶体管t8响应于第一节点n1的低电平电压lv而导通，第二电压vgh施加到第二输出节点nqb。高电平电压hv施加到第三电容器c3的两个电极。
109.第一输出晶体管m1响应于第一输出节点nq的低电平电压lv而导通，当第一电压vgl施加到级输出节点no时，输出低电平电压lv的发射控制信号em。第二输出晶体管m2响应于第二输出节点nqb的高电平电压hv而截止。
110.浮置晶体管ft响应于第一节点n1的低电平电压lv而截止。当连接到第一电容器c1的两个电极的浮置晶体管ft以及第六开关晶体管t6和第七开关晶体管t7都截止时，第一电容器c1处于浮置状态，未在第一电容器c1中充入电流或从第一电容器c1释放电流。因此，在第四时段p4中不存在对第一电容器c1充电或放电的功耗。
111.在第五时段p5中，具有高电平电压hv的输入信号flm/carry、具有低电平电压lv的第一时钟信号clk1和具有高电平电压hv的第二时钟信号clk2输入到级100。在第五时段p5中，第一电路部110产生具有高电平电压hv的第一控制信号sc1和具有低电平电压lv的第二控制信号sc2。
112.第一开关晶体管t1响应于具有低电平电压lv的第一时钟信号clk1而导通，高电平电压hv的输入信号flm/carry传输到第一节点n1。因此，第一节点n1的电压(即，第一控制信号sc1)具有高电平电压hv。具有高电平电压hv的第一控制信号sc1传输到第一输出节点nq。
113.第二开关晶体管t2响应于第一节点n1的高电平电压hv而截止。第三开关晶体管t3响应于具有低电平电压lv的第一时钟信号clk1而导通，第一电压vgl施加到第二节点n2。第二节点n2的电压(即，第二控制信号sc2)具有低电平电压lv。
114.第四开关晶体管t4响应于第一输出节点nq的高电平电压hv而截止。第五开关晶体管t5响应于第二节点n2的低电平电压lv(即，第二控制信号sc2)而导通，第二电压vgh施加到第三节点n3。当高电平电压hv施加到连接在第三节点n3与第一输出节点nq之间的第二电容器c2的两个电极时，在第二电容器c2中存储基本上零电压。
115.第六开关晶体管t6响应于第二节点n2的低电平电压lv(即，第二控制信号sc2)而
导通，高电平电压hv的第二时钟信号clk2传输到第四节点n4。浮置晶体管ft响应于第一节点n1的高电平电压hv而导通，第二节点n2的低电平电压lv传输到第五节点n5。第一电容器c1可以包括连接到第四节点n4的第一电极和连接到第五节点n5的第二电极，第二时钟信号clk2的高电平电压hv施加到第一电极，第二节点n2的低电平电压lv施加到第二电极，因此在第一电容器c1中存储高电平电压hv与低电平电压lv之间的电压差(即，参考电压差)。
116.第七开关晶体管t7响应于高电平电压hv的第二时钟信号clk2而截止，第八开关晶体管t8响应于第一节点n1的高电平电压hv而截止。第二电压vgh施加到第三电容器c3的第一电极，在第三电容器c3中存储基本上零电压。第二输出节点nqb因存储有基本上零电压的第三电容器c3而具有高电平电压hv。
117.第一输出晶体管m1响应于第一输出节点nq的高电平电压hv而截止，第二输出晶体管m2响应于第二输出节点nqb的高电平电压hv而截止。由于用于输出发射控制信号em的控制线具有寄生电容，因此发射控制信号em可以保持前一时段的电压(即，第四时段p4的低电平电压lv)。
118.浮置晶体管ft响应于第一节点n1的高电平电压hv而导通，第二节点n2的低电平电压lv传输到第五节点n5。当参考电压差在第四时段p4中存储在第一电容器c1中时，在第五时段p5中不存在对第一电容器c1充电或放电的功耗。
119.在第六时段p6中，具有高电平电压hv的输入信号flm/carry、具有高电平电压hv的第一时钟信号clk1和具有高电平电压hv的第二时钟信号clk2输入到级100。在第六时段p6中，第一电路部110产生具有高电平电压hv的第一控制信号sc1和具有低电平电压lv的第二控制信号sc2。
120.第一开关晶体管t1响应于具有高电平电压hv的第一时钟信号clk1而截止。然而，第六开关晶体管t6由于存储在第一电容器c1中的参考电压差而导通。具有高电平电压hv的第二时钟信号clk2通过导通的第六开关晶体管t6施加到第四节点n4。第五节点n5因存储有参考电压差的第一电容器c1而具有低电平电压lv。如下所述，当浮置晶体管ft在第六时段p6中导通且第五节点n5和第二节点n2彼此连接时，第二节点n2的第二控制信号sc2具有低电平电压lv。
121.第五开关晶体管t5响应于第二节点n2的低电平电压lv而导通，第二电压vgh施加到第三节点n3。在第五时段p5中，当在第二电容器c2中存储基本上零电压时，第一输出节点nq和第一节点n1因存储有基本上零电压的第二电容器c2而具有高电平电压hv。
122.第二开关晶体管t2响应于第一节点n1的高电平电压hv而截止，第三开关晶体管t3响应于第一时钟信号clk1的高电平电压hv而截止。如上所述，浮置晶体管ft响应于第一节点n1的高电平电压hv而导通。
123.第七开关晶体管t7响应于第二时钟信号clk2的高电平电压hv而截止，第八开关晶体管t8响应于第一节点n1的高电平电压hv而截止。第二电压vgh施加到第三电容器c3的第一电极，在第三电容器c3中存储基本上零电压。第二输出节点nqb因存储有基本上零电压的第三电容器c3而具有高电平电压hv。
124.第一输出晶体管m1响应于第一输出节点nq的高电平电压hv而截止，第二输出晶体管m2响应于第二输出节点nqb的高电平电压hv而截止。由于用于输出发射控制信号em的控制线具有寄生电容，因此发射控制信号em可以保持前一时段的电压(即，第四时段p4的低电
平电压lv)。
125.在第六时段p6中，由于第一电容器c1保持参考电压差，因此不存在对第一电容器c1充电或放电的功耗。
126.在第七时段p7中，具有高电平电压hv的输入信号flm/carry、具有高电平电压hv的第一时钟信号clk1和具有低电平电压lv的第二时钟信号clk2输入到级100。在第七时段p7中，第一电路部110产生具有高电平电压hv的第一控制信号sc1和具有第二低电平电压lv2的第二控制信号sc2。
127.第一开关晶体管t1响应于具有高电平电压hv的第一时钟信号clk1而截止。然而，第六开关晶体管t6由于存储在第一电容器c1中的参考电压差而导通。第二时钟信号clk2的低电平电压lv通过导通的第六开关晶体管t6施加到第四节点n4。第五节点n5因存储有参考电压差的第一电容器c1而具有第二低电平电压lv2。第二低电平电压lv2是比低电平电压lv低参考电压差那么多的电压。如下所述，在第七时段p7中，当浮置晶体管ft导通且第五节点n5和第二节点n2彼此连接时，第二节点n2的第二控制信号sc2具有第二低电平电压lv2。
128.第五开关晶体管t5响应于第二节点n2的第二低电平电压lv2而导通，第二电压vgh施加到第三节点n3。在第六时段p6中，当在第二电容器c2中存储基本上零电压时，第一输出节点nq和第一节点n1因存储有基本上零电压的第二电容器c2而具有高电平电压hv。
129.第二开关晶体管t2响应于第一节点n1的高电平电压hv而截止，第三开关晶体管t3响应于第一时钟信号clk1的高电平电压hv而截止。如上所述，浮置晶体管ft响应于第一节点n1的高电平电压hv而导通。
130.第七开关晶体管t7响应于第二时钟信号clk2的低电平电压lv而导通，并且将第四节点n4和第二输出节点nqb彼此连接。第二时钟信号clk2的低电平电压lv不仅施加到第四节点n4，而且施加到第二输出节点nqb。
131.第八开关晶体管t8响应于第一节点n1的高电平电压hv而截止。当第二电压vgh施加到第三电容器c3的第一电极且低电平电压lv施加到连接到第二输出节点nqb的第二电极时，在第三电容器c3中存储参考电压差。
132.当第二输出晶体管m2响应于第二输出节点nqb的低电平电压lv而导通且第二电压vgh施加到级输出节点no时，输出高电平电压hv的发射控制信号em。第一输出晶体管m1响应于第一输出节点nq的高电平电压hv而截止。
133.在第七时段p7中，由于第一电容器c1保持参考电压差，因此不存在对第一电容器c1充电或放电的功耗。
134.在第八时段p8中，具有高电平电压hv的输入信号flm/carry、具有高电平电压hv的第一时钟信号clk1和具有高电平电压hv的第二时钟信号clk2输入到级100。在第八时段p8中，第一电路部110产生具有高电平电压hv的第一控制信号sc1和具有低电平电压lv的第二控制信号sc2。
135.第一开关晶体管t1响应于第一时钟信号clk1的高电平电压hv而截止。然而，第六开关晶体管t6由于存储在第一电容器c1中的参考电压差而导通。第二时钟信号clk2的高电平电压hv通过导通的第六开关晶体管t6施加到第四节点n4。第五节点n5因存储有参考电压差的第一电容器c1而具有低电平电压lv。如下所述，在第八时段p8中，当浮置晶体管ft导通且第五节点n5和第二节点n2彼此连接时，第二节点n2的第二控制信号sc2具有低电平电压
lv。
136.第五开关晶体管t5响应于第二节点n2的低电平电压lv而导通，第二电压vgh施加到第三节点n3。在第七时段p7中，当在第二电容器c2中存储基本上零电压时，第一输出节点nq和第一节点n1因存储有基本上零电压的第二电容器c2而具有高电平电压hv。
137.第二开关晶体管t2响应于第一节点n1的高电平电压hv而截止，第三开关晶体管t3响应于第一时钟信号clk1的高电平电压hv而截止。如上所述，浮置晶体管ft响应于第一节点n1的高电平电压hv而导通。
138.第七开关晶体管t7响应于第二时钟信号clk2的高电平电压hv而截止。第八开关晶体管t8响应于第一节点n1的高电平电压hv而截止。当参考电压差存储在第三电容器c3中且第二电压vgh施加到第三电容器c3的第一电极时，第二输出节点nqb具有低电平电压lv。
139.当第二输出晶体管m2响应于第二输出节点nqb的低电平电压lv而导通且第二电压vgh施加到级输出节点no时，输出高电平电压hv的发射控制信号em。第一输出晶体管m1响应于第一输出节点nq的高电平电压hv而截止。
140.在第八时段p8中，由于第一电容器c1保持参考电压差，因此不存在对第一电容器c1充电或放电的功耗。
141.当输入信号flm/carry具有高电平电压hv时，重复第五时段p5至第八时段p8的操作，级输出节点no输出高电平电压hv的发射控制信号em。由于参考电压差在第五时段p5中施加到第一电容器c1的两个电极且第一电容器c1从第六时段p6到第八时段p8保持参考电压差，因此当重复第五时段p5到第八时段p8的操作时，基本上不存在对第一电容器c1充电或放电的功耗。
142.在第九时段p9中，输入信号flm/carry移位到低电平电压lv。在第九时段p9中，具有低电平电压lv的输入信号flm/carry、具有高电平电压hv的第一时钟信号clk1和具有低电平电压lv的第二时钟信号clk2输入到级100。在第九时段p9中，第一电路部110产生具有高电平电压hv的第一控制信号sc1和具有第二低电平电压lv2的第二控制信号sc2。
143.虽然第九时段p9与第七时段p7的不同之处在于输入信号flm/carry具有低电平电压lv，但是当第一开关晶体管t1被第一时钟信号clk1的高电平电压hv截止时，输入信号flm/carry的低电平电压lv不被施加到第一节点n1。因此，第九时段p9的操作与第七时段p7的操作基本上相同。
144.第一开关晶体管t1响应于具有高电平电压hv的第一时钟信号clk1而截止。然而，第六开关晶体管t6由于存储在第一电容器c1中的参考电压差而导通。第二时钟信号clk2的低电平电压lv通过第六开关晶体管t6施加到第四节点n4。第五节点n5因存储有参考电压差的第一电容器c1而具有第二低电平电压lv2。当第五节点n5和第二节点n2通过导通的浮置晶体管ft彼此连接时，第二节点n2的第二控制信号sc2具有第二低电平电压lv2。
145.第五开关晶体管t5响应于第二节点n2的第二低电平电压lv2而导通，第二电压vgh施加到第三节点n3。第一输出节点nq和第一节点n1因存储有基本上零电压的第二电容器c2而具有高电平电压hv。
146.第二开关晶体管t2响应于第一节点n1的高电平电压hv而截止，第三开关晶体管t3响应于第一时钟信号clk1的高电平电压hv而截止。浮置晶体管ft响应于第一节点n1的高电平电压hv而导通。
147.第七开关晶体管t7响应于第二时钟信号clk2的低电平电压lv而导通，并且将第四节点n4和第二输出节点nqb彼此连接。第二时钟信号clk2的低电平电压lv不仅施加到第四节点n4，而且施加到第二输出节点nqb。
148.第八开关晶体管t8响应于第一节点n1的高电平电压hv而截止。当第二电压vgh施加到第三电容器c3的第一电极且低电平电压lv施加到连接到第二输出节点nqb的第二电极时，在第三电容器c3中存储参考电压差。
149.当第二输出晶体管m2响应于第二输出节点nqb的低电平电压lv而导通且第二电压vgh施加到级输出节点no时，输出高电平电压hv的发射控制信号em。第一输出晶体管m1响应于第一输出节点nq的高电平电压hv而截止。
150.在第九时段p9中，由于第一电容器c1保持参考电压差，因此不存在对第一电容器c1充电或放电的功耗。
151.在第十时段p10中，具有低电平电压lv的输入信号flm/carry、具有高电平电压hv的第一时钟信号clk1和具有高电平电压hv的第二时钟信号clk2输入到级100。在第十时段p10中，第一电路部110产生具有高电平电压hv的第一控制信号sc1和具有低电平电压lv的第二控制信号sc2。
152.虽然第十时段p10与第八时段p8的不同之处在于输入信号flm/carry具有低电平电压lv，但是当第一开关晶体管t1被第一时钟信号clk1的高电平电压hv截止时，输入信号flm/carry的低电平电压lv不被施加到第一节点n1。因此，第十时段p10的操作与第八时段p8的操作基本上相同。
153.第六开关晶体管t6由于存储在第一电容器c1中的参考电压差而导通。第二时钟信号clk2的高电平电压hv通过第六开关晶体管t6施加到第四节点n4。第五节点n5因存储有参考电压差的第一电容器c1而具有低电平电压lv。当第五节点n5和第二节点n2通过导通的浮置晶体管ft彼此连接时，第二节点n2的第二控制信号sc2具有低电平电压lv。
154.第五开关晶体管t5响应于第二节点n2的低电平电压lv而导通，第二电压vgh施加到第三节点n3。第一输出节点nq和第一节点n1因存储有基本上零电压的第二电容器c2而具有高电平电压hv。
155.第二开关晶体管t2响应于第一节点n1的高电平电压hv而截止，第三开关晶体管t3响应于第一时钟信号clk1的高电平电压hv而截止。浮置晶体管ft响应于第一节点n1的高电平电压hv而导通。
156.第七开关晶体管t7响应于第二时钟信号clk2的高电平电压hv而截止。第八开关晶体管t8响应于第一节点n1的高电平电压hv而截止。当参考电压差存储在第三电容器c3中且第二电压vgh施加到第三电容器c3的第一电极时，第二输出节点nqb具有低电平电压lv。
157.当第二输出晶体管m2响应于第二输出节点nqb的低电平电压lv而导通且第二电压vgh施加到级输出节点no时，输出高电平电压hv的发射控制信号em。第一输出晶体管m1响应于第一输出节点nq的高电平电压hv而截止。
158.在第十时段p10中，由于第一电容器c1保持参考电压差，因此不存在对第一电容器c1充电或放电的功耗。
159.在第十一时段p11中，具有低电平电压lv的输入信号flm/carry、具有低电平电压lv的第一时钟信号clk1和具有高电平电压hv的第二时钟信号clk2输入到级100。在第十一
时段p11中，第一电路部110产生具有低电平电压lv的第一控制信号sc1和具有低电平电压lv的第二控制信号sc2。
160.在第十一时段p11中输入的信号具有与在第一时段p1中输入的信号相同的电压电平。第一开关晶体管t1由于第一时钟信号clk1的低电平电压lv而导通，输入信号flm/carry的低电平电压lv施加到第一节点n1。因此，第十一时段p11的操作与第一时段p1的操作基本上相同。
161.第一开关晶体管t1响应于第一时钟信号clk1的低电平电压lv而导通，输入信号flm/carry的低电平电压lv施加到第一节点n1。第一节点n1和第一输出节点nq的电压具有低电平电压lv。
162.第二开关晶体管t2响应于第一节点n1的低电平电压lv而导通，第一时钟信号clk1的低电平电压lv施加到第二节点n2。第三开关晶体管t3响应于第一时钟信号clk1的低电平电压lv而导通，第一电压vgl施加到第二节点n2。第二节点n2的电压(即，第二控制信号sc2)具有低电平电压lv。
163.第五开关晶体管t5响应于第二节点n2的低电平电压lv而导通，第二电压vgh施加到第三节点n3。第四开关晶体管t4响应于第一输出节点nq的低电平电压lv而导通，第二时钟信号clk2的高电平电压hv传输到第三节点n3。当高电平电压hv施加到第二电容器c2的第一电极且低电平电压lv施加到连接到第一输出节点nq的第二电极时，在第二电容器c2中存储参考电压差。
164.第六开关晶体管t6响应于第二节点n2的低电平电压lv而导通，第二时钟信号clk2的高电平电压hv施加到第四节点n4。第七开关晶体管t7响应于第二时钟信号clk2的高电平电压hv而截止。第八开关晶体管t8响应于第一节点n1的低电平电压lv而导通，第二电压vgh施加到第二输出节点nqb。当高电平电压hv施加到第三电容器c3的两个电极时，第三电容器c3存储基本上零电压。
165.由于第一输出晶体管m1可以响应于第一输出节点nq的低电平电压lv而弱导通且第一电压vgl施加到级输出节点no，因此可以输出低电平电压lv的发射控制信号em。第二输出晶体管m2响应于第二输出节点nqb的高电平电压hv而截止。
166.浮置晶体管ft响应于第一节点n1的低电平电压lv而截止，第二节点n2的低电平电压lv不被传输到第五节点n5。因此，未在第一电容器c1中充入电流或从第一电容器c1释放电流，因此在第十一时段p11中不存在对第一电容器c1充电或放电的功耗。
167.在第十二时段p12中，具有低电平电压lv的输入信号flm/carry、具有高电平电压hv的第一时钟信号clk1和具有高电平电压hv的第二时钟信号clk2输入到级100。
168.在第十二时段p12输入的信号具有与在第二时段p2输入的信号相同的电压电平。因此，第十二时段p12的操作与第二时段p2的操作基本上相同。然后，直到具有高电平电压hv的输入信号flm/carry输入到级100，重复第三时段p3、第四时段p4、第一时段p1和第二时段p2的操作。
169.根据参照图3描述的级100的操作，第一电容器c1可以保持基本上恒定的参考电压差。因此，基本上不存在对第一电容器c1充电或放电的功耗。
170.图4是根据一些示例实施例的包括在发射控制驱动器1000中的级200的电路图。
171.参照图4，级200可以包括第一电路部210、第二电路部220、第三电路部230、第一输
出晶体管m1和第二输出晶体管m2。级200与图1的第一级1100、第二级1200和第三级1300中的一个对应。
172.第一电路部210、第二电路部220、第三电路部230、第一输出晶体管m1和第二输出晶体管m2分别与包括在图2的级100中的第一电路部110、第二电路部120、第三电路部130、第一输出晶体管m1和第二输出晶体管m2基本上对应。
173.级200还可以包括第一常通晶体管aot1，第二控制信号sc2通过第一常通晶体管aot1在第一电路部210与第三电路部230之间传递。第一常通晶体管aot1可以通过包括施加有低电平的第一电压vgl的栅极而始终导通，并且可以将第二节点n2和浮置晶体管ft彼此连接。
174.第一常通晶体管aot1可以保护第五开关晶体管t5免受施加到第五开关晶体管t5的栅极的电压的影响。例如，由于第二节点n2在第七时段p7和第九时段p9中具有第二低电平电压lv2，因此第二低电平电压lv2施加到第五开关晶体管t5的栅极。在这种情况下，第一常通晶体管aot1的导通电阻可以保护第五开关晶体管t5。
175.级200还可以包括第二常通晶体管aot2，第一控制信号sc1通过第二常通晶体管aot2在第一电路部210与第一输出节点nq之间传递。第二常通晶体管aot2可以通过包括施加有低电平的第一电压vgl的栅极而始终导通，并且可以将第一节点n1和第一输出节点nq彼此连接。
176.第二常通晶体管aot2在第一节点n1与第一输出节点nq之间具有导通电阻。第二常通晶体管aot2可以通过防止在第一开关晶体管t1的漏极和源极之间施加过大的电压来保护第一开关晶体管t1。
177.级200的两个开关晶体管t2
‑
1和t2
‑
2串联连接以执行与级100的第二开关晶体管t2相同的功能。两个开关晶体管t2
‑
1和t2
‑
2可以防止存储在第一电容器c1中的电荷泄漏。因此，可以减少用以补充从第一电容器c1泄漏的电荷的功耗。
178.图5是图4的电路图的主要的节点的电压波形图。
179.参照图5，图5的电压波形图与图3的时序图基本上相同。
180.如图5中所示，第四节点n4的电压与第五节点n5的电压之间的电压始终保持基本上恒定。在其中第一电容器c1处于浮置状态的第二时段p2、第四时段p4和第十二时段p12中，虽然第四节点n4和第五节点n5的电位由于寄生电容的影响基本上增加相同的量，但是在该时段期间第一电容器c1不被充电或放电。因此，可以看出，基本上不存在对第一电容器c1充电或放电的功耗。
181.图6是根据对比示例的包括在发射控制驱动器1000中的级300的电路图。
182.参照图4和图6，根据对比示例，级300可以包括第一电路部310、第二电路部320、第三电路部330、第一输出晶体管m1和第二输出晶体管m2。除了前者不包括级200的浮置晶体管ft之外，级300与级200相同。
183.图7是图6的电路图的主要的节点的电压波形。
184.参照图7，如矩形框b中所示，虽然第四节点n4的电压波形和第五节点n5的电压波形在其中输入信号flm/carry具有高电平电压hv的时段中彼此对应，但是第四节点n4的电压波形和第五节点n5的电压波形在其中输入信号flm/carry具有低电平电压lv的时段中彼此不同。
185.例如，如在第一时段p1中，高电平电压hv施加到第四节点n4且低电平电压lv施加到第五节点n5，第一电容器c1存储参考电压差。在第三时段p3中，当高电平电压hv施加到第四节点n4和第五节点n5两者时，第一电容器c1存储基本上零电压。因此，在其中输入低电平电压lv的输入信号flm/carry的时段中，级300重复与第一时段p1至第四时段p4对应的操作，第一电容器c1在第一时段p1与第三时段p3之间从参考电压差放电到基本上零电压，第一电容器c1在第三时段p3与第一时段p1之间从基本上零电压充电到参考电压差。如此，由于第一电容器c1不必要地重复充电和放电，因此产生不必要的功耗。
186.返回参照图5，如矩形框a中所示，在其中输入信号flm/carry具有低电平电压lv的时段中，由于第四节点n4的电压与第五节点n5的电压之间的差恒定，因此第一电容器c1不会不必要地重复充电和放电，因此可以防止不必要的功耗。
187.图8是根据实施例的显示设备500的框图。图9是包括在图8的显示设备500中的像素px的像素电路的示例的电路图，但是根据本公开的实施例不限于此，在不脱离根据本公开的实施例的精神和范围的情况下，像素电路可以包括附加的或更少的电气组件。
188.参照图8，显示设备500可以包括显示面板510、扫描驱动器520、数据驱动器530、发射控制驱动器540和时序控制器550。
189.显示面板510可以包括多个像素px。多条数据线dl和多条扫描线sl可以布置在显示面板510中，多个像素px可以布置在数据线dl与扫描线sl彼此相交的区域中。
190.参照图9，像素(或像素电路)px可以包括驱动晶体管td、开关晶体管ts、存储电容器cst、发射晶体管te和有机发光二极管el。开关晶体管ts可以响应于经由扫描线sl供应的扫描信号scan而导通或截止。当开关晶体管ts响应于扫描信号scan而导通时，经由数据线dl供应的数据信号data可以存储在存储电容器cst中。驱动晶体管td可以基于数据信号data产生驱动电流。发射晶体管te可以响应于经由发射控制线eml供应的发射控制信号em而导通或截止。当发射晶体管te响应于发射控制信号em而导通时，驱动电流可以供应到有机发光二极管el。
191.如图9中所示，驱动晶体管td、开关晶体管ts和发射晶体管te可以由p型mosfet实现。在这种情况下，驱动晶体管td、开关晶体管ts和发射晶体管te可以响应于具有低电平电压(例如，vgl)的信号而导通。虽然图9示出了由p型mosfet实现的驱动晶体管td、开关晶体管ts和发射晶体管te，但是驱动晶体管td、开关晶体管ts和发射晶体管te不限于此。
192.扫描驱动器520可以经由扫描线sl将扫描信号scan供应到像素px。数据驱动器530可以与扫描信号scan同步地经由数据线dl将数据信号data供应到像素px。时序控制器550可以产生控制信号以控制扫描驱动器520、数据驱动器530和发射控制驱动器540。
193.发射控制驱动器540可以经由发射控制线eml将发射控制信号em供应到像素px。发射控制驱动器540可以包括多个级。彼此级联连接的各个级可以顺序地输出发射控制信号em。每个级可以接收起始信号或进位信号、第一时钟信号和第二时钟信号。每个级可以包括第一电路部、第二电路部和第三电路部。
194.第一电路部可以基于输入信号(诸如起始信号或进位信号)和第一时钟信号在第一节点处产生第一控制信号且在第二节点处产生第二控制信号。第二电路部可以基于第一控制信号和第二时钟信号控制第一控制信号的电压电平。第三电路部可以基于第一控制信号、第二控制信号和第二时钟信号产生第三控制信号。第一输出晶体管可以响应于第一控
制信号将第一电压作为发射控制信号来输出，第二输出晶体管可以响应于第三控制信号将第二电压作为发射控制信号来输出。
195.第三电路部可以包括被构造为在每个级输出发射控制信号的同时在两个电极之间保持基本上恒定的电压的第一电容器。由于在第一电容器的两个电极之间保持基本上恒定的电压，因此第一电容器不被充电或放电，并且因此可以基本上不存在对第一电容器充电或放电的功耗。
196.图10是包括图8的显示设备500的电子装置600的框图。图11示出了图10的电子装置600被实现为智能电话700的示例。
197.参照图10和图11，电子装置600可以包括处理器610、存储器装置620、存储装置630、输入/输出装置640、电源650和显示设备660。在这种状态下，显示设备660可以与图8的显示设备500对应。此外，电子装置600还可以包括可以与视频卡、声卡、存储卡、usb装置或其它系统通信的若干端口。如图11中所示，电子装置600可以由智能电话700实现，但是电子装置600不限于此。
198.处理器610可以执行具体的计算或任务。根据一些示例实施例，处理器610可以是微处理器或中央处理单元(cpu)。处理器610可以经由地址总线、控制总线和数据总线连接到其它组成元件。此外，处理器610可以连接到诸如外围组件互连(pci)总线的扩展总线。存储器装置620可以存储电子装置600的操作所需的数据。例如，存储器装置620可以包括非易失性存储器装置(诸如电可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)、闪存、相变随机存取存储器(pram)、电阻随机存取存储器(rram)、磁随机存取存储器(mram)、铁电随机存取存储器(fram)等)和/或易失性存储器装置(诸如动态随机存取存储器(dram)、静态随机存取存储器(sram)、移动dram等)。存储装置630可以包括固态驱动器(ssd)、硬盘驱动器(hdd)、cd
‑
rom等。
199.输入/输出装置640可以包括诸如键盘、键区、触摸板、触摸屏、鼠标等的输入装置和诸如扬声器、打印机等的输出装置。显示设备660可以设置在输入/输出装置640中。电源650可以供应电子装置600的操作所需的电力。显示设备660可以经由总线或其它通信链接连接到其它组成元件。如上所述，显示设备660可以包括显示面板、扫描驱动器、数据驱动器、发射控制驱动器和时序控制器。显示面板可以包括多个像素。扫描驱动器可以将扫描信号供应到像素。数据驱动器可以响应于扫描信号将数据信号供应到像素。发射控制驱动器可以将发射控制信号供应到像素。发射控制驱动器可以包括多个级。每个级可以包括第一电路部、第二电路部和第三电路部。第一电路部可以基于起始信号或进位信号以及第一时钟信号产生第一控制信号和第二控制信号。第二电路部可以基于第一控制信号和第二时钟信号控制第一控制信号的电压电平。第三电路部可以基于第一控制信号、第二控制信号和第二时钟信号产生第三控制信号。第一输出晶体管和第二输出晶体管可以响应于第一控制信号和第三控制信号输出发射控制信号。在这种状态下，第一控制信号的电压电平可以在第一输出晶体管截止的同时通过使用耦合效应来控制，可以在第一输出晶体管导通的同时保持第一控制信号的电压电平。因此，可以稳定地驱动第一输出晶体管。
200.如上所述，电子装置600可以包括包含发射控制驱动器的显示设备660。在这种状态下，由于发射控制驱动器的每个级包括第一电路部、第二电路部和第三电路部，并且第三电路部包括被构造为在输出发射控制信号的同时在两个电极之间保持基本上恒定的电压
的第一电容器，因此可以不存在对第一电容器充电或放电的功耗。
201.根据各种实施例，由于串联连接到包括在发射控制驱动器的每个级中的电容器的晶体管在其中电容器被不必要地充电和放电的时段中截止，因此可以防止不必要的功耗。可以减少根据一些实施例的发射控制驱动器和包括发射控制驱动器的显示设备和电子装置的功耗。
202.在本说明书中，尽管主要针对有限的实施例描述了本公开，但是各种实施例在本公开的范围内是可能的。而且，根据一些示例实施例，等同手段可以按原样结合到本公开。因此，本公开的真正保护范围应由权利要求限定。
203.应理解的是，在此所描述的实施例应仅在描述性意义来考虑，而不是出于限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其它实施例中的其它类似的特征或方面。虽然已经参照附图描述了一个或更多个实施例，但是本领域普通技术人员将理解的是，在不脱离如权利要求及其等同物限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。