用于稀疏矩阵计算的处理器的制作方法

技术特征：
1.一种数据处理器的操作方法，包括：接收用于将第一矩阵与第二矩阵组合以产生第三矩阵的第一处理器指令集；识别存储在所述数据处理器的存储器中的所述第一矩阵的非零元素的值；确定将与所述第一矩阵的所述非零元素组合以产生所述第三矩阵的元素的存储在所述数据处理器的所述存储器中的所述第二矩阵的元素的存储器位置；由所述数据处理器根据所述第一处理器指令集生成第二处理器指令集，所述第二处理器指令集用于将所述第一矩阵的所述非零元素与所述第二矩阵的在所确定的存储器位置处的元素组合以产生所述第三矩阵的所述元素；以及由所述数据处理器执行所述第二处理器指令集，其中所述第二处理器指令集中的指令包括确定的存储器位置或识别的非零元素的值。2.根据权利要求1所述的方法，其中所述第二矩阵的元素的确定的存储器位置包括与基本存储器地址的偏移，并且其中所述第二处理器指令集中的所述指令包括所述基本存储器地址和所述偏移。3.根据权利要求1所述的方法，其中识别的非零元素的值嵌入在所述第二处理器指令集中的指令中作为立即值。4.根据权利要求1所述的方法，其中所述第三矩阵包括所述第一矩阵和所述第二矩阵的矩阵乘积。5.根据权利要求1所述的方法，其中所述第一矩阵包括稀疏矩阵。6.根据权利要求1所述的方法，其中所述第二指令集中的指令包括单指令多数据(simd)指令。7.根据权利要求1所述的方法，其中所述第二指令集包括：第一指令，所述第一指令用于将所述第一矩阵的识别的非零元素移动到第一寄存器中，其中所识别的非零元素嵌入在所述第一指令中作为立即值；第二指令，所述第二指令用于将存储在所述第二矩阵中的确定的地址处的数据值加载到第二寄存器中；和第三指令，所述第三指令用于组合所述第一寄存器和所述第二寄存器中的所述值。8.根据权利要求7所述的方法，其中所述第三指令包括乘法指令或相乘和相加指令。9.根据权利要求1所述的方法，其中所述第二指令集包括：第一指令，所述第一指令用于组合存储在第一寄存器和第二寄存器中的值；第二指令，所述第二指令用于将所述第一矩阵的下一个识别的非零元素移动到所述第一寄存器中，其中所述下一个识别的非零元素嵌入在所述第二指令中作为立即值；和第三指令，所述第三指令用于将存储在所述第二矩阵中的确定的地址处的下一个数据值加载到所述第二寄存器中；其中所述第一指令、所述第二指令和所述第三指令并行地执行。10.根据权利要求1所述的方法，其中所述第二指令集包括：第一指令，所述第一指令用于将存储在所述第二矩阵中的确定的地址处的数据值加载到第一寄存器中；和第二指令，所述第二指令用于将所述第一寄存器中的所述值与所述第一矩阵的识别的非零元素组合，其中所识别的非零元素嵌入在所述第二指令中作为立即值，并且其中所述
第二指令包括乘法指令或相乘和相加指令。11.根据权利要求1所述的方法，其中所述第二指令集包括：用于将存储在所述第二矩阵中的确定的地址处的数据值与所述第一矩阵的识别的非零元素组合的指令，其中所识别的非零元素嵌入在所述第二指令中作为立即值，并且其中所述第二指令包括乘法指令或相乘和相加指令。12.根据权利要求1所述的方法，其中识别所述第一矩阵的非零元素的值、确定所述第二矩阵的元素的存储器位置以及根据所述第一处理器指令集生成所述第二处理器指令集由所述数据处理器在恰好在执行所述第二处理器指令集之前的运行时执行。13.一种数据处理器的操作方法，包括：识别存储在所述数据处理器的存储器中的第一矩阵的非零元素的存储器位置；确定将与所述第一矩阵的所述非零元素组合以产生第三矩阵的元素的存储在所述数据处理器的所述存储器中的第二矩阵的元素的存储器位置；由所述数据处理器取决于第一矩阵的非零元素的所识别的存储器位置来选择处理器指令集，所述处理器指令集用于将所述第一矩阵的所述非零元素与所述第二矩阵的在所确定的存储器位置处的元素组合以产生第三矩阵的所述元素；以及由所述数据处理器执行所述处理器指令集，其中所述处理器指令集中的指令包括所述第一矩阵的非零元素的识别的存储器位置或所述第二矩阵的元素的确定的存储器位置。14.根据权利要求13所述的方法，其中所述第一矩阵的非零元素的识别的存储器位置包括与第一基本存储器地址的第一偏移，并且所述第二矩阵的元素的确定的存储器位置包括与第二基本存储器地址的第二偏移。15.一种数据处理装置，所述数据处理装置包括：存储器系统；第一级处理器，所述第一级处理器可操作地耦接到所述存储器系统并且被配置为：识别存储在所述存储器中的第一矩阵的非零元素的值；确定将与所述第一矩阵的所述非零元素组合以产生第三矩阵的元素的存储在所述存储器系统中的第二矩阵的元素的存储器位置；以及生成处理器指令集，所述处理器指令集用于将所述第一矩阵的所述非零元素与所述第二矩阵的在所确定的存储器位置处的元素组合以产生第三矩阵的所述元素，其中所述处理器指令集中的指令包括确定的存储器位置和识别的非零元素的值；和第二级处理器，所述第二级处理器可操作地耦接到所述存储器系统并且被配置为执行所述处理器指令集，其中执行所述处理器指令集包括访问存储在所述存储器系统中的所述第二矩阵的元素以及由此产生所述第三矩阵的元素。16.根据权利要求15所述的数据处理装置，其中所述第一级处理器和所述第二级处理器彼此集成。17.根据权利要求15所述的数据处理装置，还包括指令缓冲器，其中所述第一级处理器被配置为在恰好在由所述第二级处理器执行所述指令集之前的运行时生成所述指令集。18.根据权利要求15所述的数据处理装置，其中所述第二矩阵的元素的确定的存储器位置包括与基本存储器地址的偏移，并且其中所述处理器指令集中的所述指令包括所述基
本存储器地址和所述偏移。19.根据权利要求18所述的数据处理装置，其中所述第二级处理器被配置为针对多个基本存储器地址中的每个基本存储器地址执行所述指令集。20.根据权利要求15所述的数据处理装置，其中识别的非零元素的值嵌入在所述处理器指令集中的指令中作为立即值。21.根据权利要求15所述的数据处理装置，其中所述指令集中的指令包括单指令多数据(simd)指令。22.根据权利要求15所述的数据处理装置，其中所述指令集包括：第一指令，所述第一指令用于将存储在所述第二矩阵中的确定的地址处的数据值加载到第一寄存器中；和第二指令，所述第二指令用于将所述第一寄存器中的所述值与所述第一矩阵的识别的非零元素组合，其中所识别的非零元素嵌入在所述第二指令中作为立即值，并且其中所述第二指令包括乘法指令或相乘和相加指令，其中所述第二指令在所述第二级处理器的架构中实现。23.根据权利要求22所述的数据处理装置，其中所述指令集包括：用于将存储在所述第二矩阵中的确定的地址处的数据值与所述第一矩阵的识别的非零元素组合的指令，其中所识别的非零元素嵌入在所述第二指令中作为立即值，并且其中所述第二指令包括乘法指令或相乘和相加指令，其中所述第二指令在所述第二级处理器的所述架构中实现。

技术总结
本发明公开了一种数据处理器，所述数据处理器接收用于将第一矩阵与第二矩阵组合以产生第三矩阵的第一处理器指令集，并且通过识别存储在所述数据处理器的存储器中的所述第一矩阵的非零元素的值以及确定所述第二矩阵的元素的存储器位置来根据所述第一处理器指令集生成第二处理器指令集。所述第二处理器指令集中的指令包括确定的存储器位置和/或识别的非零元素的确切值。所述第二处理器指令集由所述数据处理器执行。所述第二处理器指令集可通过所述第一处理器指令集的即时编译来生成，并且可包括定制指令集架构的指令。且可包括定制指令集架构的指令。且可包括定制指令集架构的指令。


技术研发人员：M
受保护的技术使用者：Arm有限公司
技术研发日：2020.03.17
技术公布日：2021/11/14