基于LightGBM的网表级的线时延预测方法、设备及介质与流程

基于lightgbm的网表级的线时延预测方法、设备及介质
技术领域
1.本公开实施例涉及电学技术领域，尤其涉及一种基于lightgbm的网表级的线时延预测方法、设备及介质。


背景技术：

2.目前，随着信息化进程的发展，各类电子设备层出不穷，芯片作为其核心，如何设计得到高性能的芯片就成了关键问题，其中，芯片的设计不同会导致时延不同，从而影响芯片性能。传统的对于时延预测方法主要有在已知物理布局的情况下，使用软件进行预布线，或者，早期设计中采用悲观时序预测方式，亦或者，在物理布局后，使用距离、门的输入电容和最大允许输入周期等特征，构建随机森林的机器学习模型。上述的方法大多是物理布局或物理布线之后进行的，即在物理设计阶段进行时序预测，综合来看，若是在此阶段发现芯片设计的问题，需要更复杂的时序优化操作，耗费更多人力物力资源，拉长芯片设计周期，而且也不能准确地判断逻辑综合阶段的设计是否满足时序要求。若是在物理布线后发现时序问题，再去进行优化时，严重的情况下可能需要推翻已经布线好的设计，需要重新进行物理布局布线才能保证芯片正确，不利于高效地芯片设计。
3.可见，亟需一种能在芯片设计的前期就能高效精准预测时延的基于lightgbm的网表级的线时延预测方法。


技术实现要素：

4.有鉴于此，本公开实施例提供一种基于lightgbm的网表级的线时延预测方法、设备及介质，至少部分解决现有技术中存在的适应性、预测效率和预测精度较差的问题。
5.第一方面，本公开实施例提供了一种基于lightgbm的网表级的线时延预测方法，包括：
6.对所述基准电路进行逻辑综合得到第一网表后，对所述第一网表进行物理布局布线，得到第二网表；
7.读取所述第二网表的物理时序信息，并将所述物理时序信息作为训练标签，其中，所述物理时序信息包括时延信息和压摆信息；
8.剔除所述第二网表中的布局信息和布线信息后进行特征提取，得到rc信息；
9.根据所述rc信息内的rc寄生参数计算所述第二网表对应的特征信息形成初始特征集，并将所述初始特征集分为训练集和测试集；
10.将所述时延信息和所述训练集输入lightgbm算法，得到时延预测模型，以及，将所述压摆信息和所述训练集输入所述lightgbm算法，得到压摆预测模型；
11.将所述测试集分别输入所述时延预测模型和所述压摆预测模型，得到预测结果，其中，所述预测结果包括所述时延预测模型对应的预测时延和所述压摆预测模型对应的预测压摆。
12.根据本公开实施例的一种具体实现方式，所述剔除所述第二网表中的布局信息和
布线信息后进行特征提取，得到rc信息的步骤，包括：
13.将剔除布局信息和布线信息后的第二网表输入线负载模型，得到所述rc信息，其中，所述rc信息包括驱动强度、驱动节点的负载、接收端节点的负载、接收端引脚的电容、d2m delay、elmore delay和线网的输入压摆。
14.根据本公开实施例的一种具体实现方式，所述剔除所述第二网表中的布局信息和布线信息后进行特征提取，得到rc信息并将所述rc信息分为训练集和测试集的步骤之前，所述方法还包括：
15.根据所述第二网表中门的数量选取对应规格的线负载模型。
16.根据本公开实施例的一种具体实现方式，所述根据所述rc信息内的rc寄生参数计算所述第二网表对应的特征信息形成初始特征集的步骤，包括：
17.将所述rc信息输入平衡rc树模型，得到所述第二网表中各个互连线分支的rc寄生参数；
18.将全部所述rc寄生参数输入所述线负载模型提取每个所述互连线分支的时序特征，得到所述初始特征集。
19.根据本公开实施例的一种具体实现方式，所述将所述时延信息和所述训练集输入lightgbm算法，得到时延预测模型，以及，将所述压摆信息和所述训练集输入所述lightgbm算法，得到压摆预测模型的步骤之前，所述方法还包括：
20.分别对所述时延信息、所述压摆信息和所述训练集中的特征数据进行预处理操作，其中所述预处理操作包括特征转变操作、特征抽取操作和特征过滤操作。
21.第二方面，本公开实施例还提供了一种电子设备，该电子设备包括：
22.至少一个处理器；以及，
23.与该至少一个处理器通信连接的存储器；其中，
24.该存储器存储有可被该至少一个处理器执行的指令，该指令被该至少一个处理器执行，以使该至少一个处理器能够执行前述第一方面或第一方面的任一实现方式中的基于lightgbm的网表级的线时延预测方法。
25.第三方面，本公开实施例还提供了一种非暂态计算机可读存储介质，该非暂态计算机可读存储介质存储计算机指令，该计算机指令用于使该计算机执行前述第一方面或第一方面的任一实现方式中的基于lightgbm的网表级的线时延预测方法。
26.第四方面，本公开实施例还提供了一种计算机程序产品，该计算机程序产品包括存储在非暂态计算机可读存储介质上的计算程序，该计算机程序包括程序指令，当该程序指令被计算机执行时，使该计算机执行前述第一方面或第一方面的任一实现方式中的基于lightgbm的网表级的线时延预测方法。
27.本公开实施例中的基于lightgbm的网表级的线时延预测方案，包括：对所述基准电路进行逻辑综合得到第一网表后，对所述第一网表进行物理布局布线，得到第二网表；读取所述第二网表的物理时序信息，并将所述物理时序信息作为训练标签，其中，所述物理时序信息包括时延信息和压摆信息；剔除所述第二网表中的布局信息和布线信息后进行特征提取，得到rc信息；根据所述rc信息内的rc寄生参数计算所述第二网表对应的特征信息形成初始特征集，并将所述初始特征集分为训练集和测试集；将所述时延信息和所述训练集输入lightgbm算法，得到时延预测模型，以及，将所述压摆信息和所述训练集输入所述
lightgbm算法，得到压摆预测模型；将所述测试集分别输入所述时延预测模型和所述压摆预测模型，得到预测结果，其中，所述预测结果包括所述时延预测模型对应的预测时延和所述压摆预测模型对应的预测压摆。
28.本公开实施例的有益效果为：通过本公开的方案，在芯片设计的逻辑综合阶段根据网表提取对应的物理时序信息和rc信息，使用lightgbm训练预测模型，通过预测模型得到网表级的预测时延和预测压摆，提高了时延预测的适应性、预测效率和预测精度。
附图说明
29.为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
30.图1为本公开实施例提供的一种基于lightgbm的网表级的线时延预测方法的流程示意图；
31.图2为本公开实施例提供的一种基于lightgbm的网表级的线时延预测方法涉及的模型训练流程示意图；
32.图3为本公开实施例提供的一种基于lightgbm的网表级的线时延预测方法涉及的rc树示意图；
33.图4为本公开实施例提供的一种基于lightgbm的网表级的线时延预测方法涉及的网表电路示意图；
34.图5为本公开实施例提供的电子设备示意图。
具体实施方式
35.下面结合附图对本公开实施例进行详细描述。
36.以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
37.需要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
38.还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘
制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
39.另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
40.目前，随着信息化进程的发展，各类电子设备层出不穷，芯片作为其核心，如何设计得到高性能的芯片就成了关键问题，其中，芯片的设计不同会导致时延不同，从而影响芯片性能。
41.目前对于时序预测主要有以下3种方式：
42.第一种，在已知物理布局的情况下，使用软件进行预布线，若是不管怎么进行预布线都无法满足时序要求时，就重新进行物理布局。这种方法虽然可以得到较准确的时序信息，但是时间消耗很多，不能发现早期的设计问题，从而导致设计反复迭代，增加芯片设计周期，浪费大量的人力物力资源。
43.第二种，早期设计中采用悲观时序预测方式，但是悲观分析会过多误判没有问题的线网，浪费时间和精力去优化被误判的线网。
44.第三种，利用机器学习进行时序预测。有的是在物理布局后，使用距离、门的输入电容和最大允许输入周期等特征，构建随机森林的机器学习模型，对物理布线的延迟和压摆进行预测，但是由于没有考虑线rc网络，因此这个方法仅在部分测试用例上有良好的估计结果。有的是在获得布线信息后，使用input slew、输入单元的驱动强度、elmore delay、segment number等特征，构建基于xgboost的机器学习模型，对非树形结构线网的线延迟进行预测，并进一步提出一种将树形结构网络转换成非树形结构网络的环路打破算法，但是此方法是在布线之后进行预测的，不适用于芯片前期设计的优化。
45.以上对于时序预测的方法主要是在物理布局或物理布线之后进行的，即在物理设计阶段进行时序预测，综合来看，若是在此阶段发现芯片设计的问题，需要更复杂的时序优化操作，耗费更多人力物力资源，拉长芯片设计周期，而且也不能准确地判断逻辑综合阶段的设计是否满足时序要求。若是在物理布线后发现时序问题，再去进行优化时，严重的情况下可能需要推翻已经布线好的设计，需要重新进行物理布局布线才能保证芯片正确，这样的情形当然是不利于高效地芯片设计。
46.本公开实施例提供一种基于lightgbm的网表级的线时延预测方法，所述方法可以应用于芯片涉及场景中的逻辑综合阶段的时延预测过程。
47.参见图1，为本公开实施例提供的一种基于lightgbm的网表级的线时延预测方法的流程示意图。如图1所示，所述方法主要包括以下步骤：
48.s101，对所述基准电路进行逻辑综合得到第一网表后，对所述第一网表进行物理布局布线，得到第二网表；
49.例如，可以在先进工艺库内选取itc’99作为所述基准电路，然后使用synopsys design compiler(dc)对所述基准电路进行逻辑综合，得到所述第一网表，所述第一网表仅为电路图，还需要使用cadence innovus对所述第一网表进行物理布局布线，所述物理布局布线包括单元放置，缓冲器插入等，以得到所述第二网表。
50.s102，读取所述第二网表的物理时序信息，并将所述物理时序信息作为训练标签，其中，所述物理时序信息包括时延信息和压摆信息；
51.具体实施时，可以采用primetime读入电路的相关信息文件如.lib、.sdc、.spef、.v等得到互连线的物理时序信息，其中包含所述时延信息(wire delay)和所述压摆信息(wire slew)，然后将这些数据作为所述训练标签。当然，为了获得更多的训练数据，可以通过改变逻辑综合工具的参数和约束，为电路b11，b12，b13，b14分别生成20种不同的设计实现。
52.s103，剔除所述第二网表中的布局信息和布线信息后进行特征提取，得到rc信息；
53.具体实施时，在所述第一网表的基础上加以改进和调整得到更优的所述第二网表后，可以将所述第二网表中的布局信息和布线信息剔除，然后对剔除布局信息和布线信息的第二网表内的每个数据进行特征提取，得到所述rc信息。
54.s104，根据所述rc信息内的rc寄生参数计算所述第二网表对应的特征信息形成初始特征集，并将所述初始特征集分为训练集和测试集；
55.具体实施时，在得到所述rc信息后，可以根据所述rc信息内的rc寄生参数计算所述第二网表对应的特征信息形成初始特征集，并将所述初始特征集分为用于训练预测模型的训练集，以及，用于预测模型输入预测结果的测试集。
56.s105，将所述时延信息和所述训练集输入lightgbm算法，得到时延预测模型，以及，将所述压摆信息和所述训练集输入所述lightgbm算法，得到压摆预测模型；
57.进一步的，步骤s105所述的，将所述时延信息和所述训练集输入lightgbm算法，得到时延预测模型，以及，将所述压摆信息和所述训练集输入所述lightgbm算法，得到压摆预测模型之前，所述方法还包括：
58.分别对所述时延信息、所述压摆信息和所述训练集中的特征数据进行预处理操作，其中所述预处理操作包括特征转变操作、特征抽取操作和特征过滤操作。
59.所述lightgbm算法是基于gbdt的boosting的方法，它使用损失函数的负梯度作为当前决策，是对gbdt的高效实现，lightgbm采用了基于leaf
‑
wise算法的增长策略构建树，减少了很多不必要的计算量；lightgbm采用优化后的特征并行、数据并行方法加速计算，当数据量非常大的时候还可以采用投票并行的策略；它对缓存也进行了优化，增加了cache hit的命中率。在将所述时延信息、所述压摆信息和所述训练集进行训练之前，可以分别对所述时延信息、所述压摆信息和所述训练集中的特征数据进行所述预处理操作，具体的，可以所述特征转变操作，即使用直方图算法将遍历样本转变为遍历直方图，加快了模型训练速度，降低了空间复杂度，降低了内存消耗；然后进行所述特征抽样操作，即在训练过程中将相互排斥的特征绑定在一起从而减少特征维度，极大地减少了内存消耗；再进行所述特征过滤操作，即在训练过程中lightgbm采用单边梯度算法过滤掉梯度小的样本，减少了计算量。
60.如图2所示，在对所述时延信息、所述压摆信息和所述训练集中的特征数据进行所述预处理操作后，可以将所述时延信息和所述训练集输入lightgbm算法，得到时延预测模型，以及，将所述压摆信息和所述训练集输入所述lightgbm算法，得到压摆预测模型。
61.s106，将所述测试集分别输入所述时延预测模型和所述压摆预测模型，得到预测结果，其中，所述预测结果包括所述时延预测模型对应的预测时延和所述压摆预测模型对应的预测压摆。
62.在得到所述时延预测模型和所述压摆预测模型后，可以将所述测试集输入所述时
延预测模型，得到所述预测时延，以及，将所述测试集输入所述压摆预测模型，得到所述预测压摆，然后结合所述预测时延和所述预测压摆，形成所述预测结果。
63.本实施例提供的基于lightgbm的网表级的线时延预测方法，通过在芯片设计的逻辑综合阶段根据网表提取对应的物理时序信息和rc信息，使用lightgbm训练预测模型，通过预测模型得到网表级的预测时延和预测压摆，提高了时延预测的适应性、预测效率和预测精度。逻辑综合阶段是在芯片设计的前期，在此阶段进行时序预测，便于早发现芯片设计中的时序问题，进而更早地进行时序优化，有利于后期对于芯片的设计，缩短芯片设计周期，减少人力物力资源的消耗。
64.在上述实施例的基础上，步骤s103所述的，剔除所述第二网表中的布局信息和布线信息后进行特征提取，得到rc信息，包括：
65.将剔除布局信息和布线信息后的第二网表输入线负载模型，得到所述rc信息，其中，所述rc信息包括驱动强度、驱动节点的负载、接收端节点的负载、接收端引脚的电容、d2m delay、elmore delay和线网的输入压摆。
66.线负载模型是与单元面积、单元内的平均走线长度紧密联系的，随着单元面积的增大，单元内的走线也会变长，线负载模型计算电阻电容时，扇出有着关键作用。互连线有一个驱动引脚，有一个或多个接收引脚，接收引脚的数量就是扇出的数量，可以将剔除布局信息和布线信息后的第二网表输入线负载模型，得到所述rc信息如表1所示，所述rc信息对应的rc树电路结构如图3所示。
67.特征参数描述strength驱动强度drive_load驱动节点的负载sink_load接收端节点的负载sink_pin_capacitance接收端引脚的电容elmore delayrc网络延迟的一阶近似值d2m delay它代表2个瞬时的延迟wire_input_slew线网的输入压摆
68.表1
69.可选的，步骤s103所述的，所述剔除所述第二网表中的布局信息和布线信息后进行特征提取，得到rc信息并将所述rc信息分为训练集和测试集之前，所述方法还包括：
70.根据所述第二网表中门的数量选取对应规格的线负载模型。
71.对于不同的单元面积，线负载模型的选择会不同，而在逻辑综合后，根据网表文件可以得到单元内逻辑单元的数量和不同的线负载模型，当所述第二网表内的门数量越多时，面积越大，可以根据所述第二网表内的门的数量来选择不同的线负载模型，当所述第二网表内的门的数量小于1000时，选择”small”线负载模型；当所述第二网表内的门的数量小于3000且大于等于1000时，选择”medium”线负载模型；当所述第二网表内的门的数量小于5000且大于等于3000时，选择”large”线负载模型；当所述第二网表内的门的数量大于等于5000时，选择”huge”线负载模型。线负载模型的具体参数信息如表2所示，
[0072][0073]
表2
[0074]
在上述实施例的基础上，所述根据所述rc信息内的rc寄生参数计算所述第二网表对应的特征信息形成初始特征集的步骤，包括：
[0075]
将所述rc信息输入平衡rc树模型，得到所述第二网表中各个互连线分支的rc寄生参数；
[0076]
将全部所述rc寄生参数输入所述线负载模型提取每个所述互连线分支的时序特征，得到所述初始特征集。
[0077]
具体实施时，在得到所述rc信息后，可以将所述rc信息输入所述平衡rc树模型，将互连线上总的电容电阻平均分配到线网的各个分支，从而得到所述第二网表中每个所述互连线分支的rc寄生参数信息，然后将全部所述rc寄生参数输入所述线负载模型提取每个所述互连线分支的时序特征，得到所述初始特征集。
[0078]
例如，进行elmore延迟的计算时采用的是所述平衡rc树模型，即线网的电阻和电容在线网的各个分支之间平均分配，结合线负载模型(假设扇出为n)，elmore delay计算公式如下：
[0079]
(rwire/n)*(cwire/(2n) cpin)
ꢀꢀꢀ
(1)
[0080]
例如，如图4所示，线网n1的扇出为2，可以选取”small”线负载模型，由参数表2有，互连线单位电容值为0.000212，互连线单位电阻为0.01，扩展斜率为26.8，经计算有：
[0081]
互连线长度＝基础扇出为1的互连线长度 (实际扇出数目
‑
1)*扩展斜率值＝40.2 (2
‑
1)*26.8＝67；
[0082]
互连线电容＝互连线长度*互连线单位电容值＝67*0.000212＝0.014204；
[0083]
互连线电阻＝互连线长度*互连线单位电阻值＝67*0.01＝0.67；
[0084]
假设引脚b处电容为2，引脚c处电容为2.5，对于线网n1的两个分支，其elmore delay计算如下：
[0085]
到f2单元的分支：(0.67/2)*(0.014204/(2*2) 2.0)＝0.67119；
[0086]
到b1单元的分支：(0.67/2)*(0.014204/(2*2) 2.5)＝0.83869。
[0087]
参见图5，本公开实施例还提供了一种电子设备50，该电子设备包括：至少一个处理器以及与该至少一个处理器通信连接的存储器。其中，该存储器存储有可被该至少一个处理器执行的指令，该指令被该至少一个处理器执行，以使该至少一个处理器能够执行前述方法实施例中的基于lightgbm的网表级的线时延预测方法。
[0088]
本公开实施例还提供了一种非暂态计算机可读存储介质，该非暂态计算机可读存储介质存储计算机指令，该计算机指令用于使该计算机执行前述方法实施例中的基于lightgbm的网表级的线时延预测方法。
[0089]
本公开实施例还提供了一种计算机程序产品，该计算机程序产品包括存储在非暂
态计算机可读存储介质上的计算程序，该计算机程序包括程序指令，当该程序指令被计算机执行时，使该计算机执行前述方法实施例中的基于lightgbm的网表级的线时延预测方法。
[0090]
下面参考图5，其示出了适于用来实现本公开实施例的电子设备50的结构示意图。本公开实施例中的电子设备可以包括但不限于诸如移动电话、笔记本电脑、数字广播接收器、pda(个人数字助理)、pad(平板电脑)、pmp(便携式多媒体播放器)、车载终端(例如车载导航终端)等等的移动终端以及诸如数字tv、台式计算机等等的固定终端。图5示出的电子设备仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
[0091]
如图5所示，电子设备50可以包括处理装置(例如中央处理器、图形处理器等)501，其可以根据存储在只读存储器(rom)502中的程序或者从存储装置508加载到随机访问存储器(ram)503中的程序而执行各种适当的动作和处理。在ram 503中，还存储有电子设备50操作所需的各种程序和数据。处理装置501、rom 502以及ram 503通过总线504彼此相连。输入/输出(i/o)接口505也连接至总线504。
[0092]
通常，以下装置可以连接至i/o接口505：包括例如触摸屏、触摸板、键盘、鼠标、图像传感器、麦克风、加速度计、陀螺仪等的输入装置506；包括例如液晶显示器(lcd)、扬声器、振动器等的输出装置507；包括例如磁带、硬盘等的存储装置508；以及通信装置509。通信装置509可以允许电子设备50与其他设备进行无线或有线通信以交换数据。虽然图中示出了具有各种装置的电子设备50，但是应理解的是，并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。
[0093]
特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置509从网络上被下载和安装，或者从存储装置508被安装，或者从rom 502被安装。在该计算机程序被处理装置501执行时，执行本公开实施例的方法中限定的上述功能。
[0094]
需要说明的是，本公开上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd
‑
rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、rf(射频)等等，或者上述
的任意合适的组合。
[0095]
上述计算机可读介质可以是上述电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。
[0096]
上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备可以执行上述方法实施例的相关步骤。
[0097]
或者，上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备可以执行上述方法实施例的相关步骤。
[0098]
可以以一种或多种程序设计语言或其组合来编写用于执行本公开的操作的计算机程序代码，上述程序设计语言包括面向对象的程序设计语言—诸如java、smalltalk、c ，还包括常规的过程式程序设计语言—诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(lan)或广域网(wan)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
[0099]
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
[0100]
描述于本公开实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现。
[0101]
应当理解，本公开的各部分可以用硬件、软件、固件或它们的组合来实现。
[0102]
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。