基于QC_LDPC码的数据处理方法、通信装置、设备和存储介质与流程

基于qc_ldpc码的数据处理方法、通信装置、设备和存储介质
技术领域
1.本公开涉及数据处理方法和通信装置，并尤其涉及基于qc_ldpc码(quasi
‑
cyslic low density parity check code，准循环低密度奇偶校验码)的数据处理方法、通信装置、网络设备和存储介质。


背景技术：

2.在移动通信领域中，信道编码技术是至关重要的。信道编码的本质就是对接收的比特(信息比特)进行处理，得到一系列新的比特(校验比特)，将两者拼在一起就得到编码后的码块。目前常用的用于信道编码体制有bch码(由r.c.bose、d.k.chaudhuri和a.hocquenghem共同提出的一种纠错码)、rs码(即reed
‑
solomon纠错码)、卷积码、turbo码(claude.berrou等人在1993年首次提出的一种级联码)和ldpc码(low density parity check code，低密度奇偶校验码)等。其中ldpc码是由稀疏校验矩阵定义的线性分组码，即其中只有一部分元素是1，其余元素皆为0。一个ldpc码的校验矩阵如下式所示，对应的tanner图如图1所示。
[0003][0004]
ldpc码具有差错误码低、吞吐量大、译码速度快以及便于硬件实现等优点。
[0005]
尽管如此，当需要满足5g nr(5th generation mobile networks new radio，第五代移动通信技术新窗口)调度的信息块颗粒度的需求时，如果直接根据信息块大小设计ldpc码的校验矩阵，则需要非常多个校验矩阵，这对于ldpc码的描述和编译码实现来说都不可行。qc_ldpc码(quasi
‑
cyslic low
‑
density parity
‑
check codes，准循环ldpc码)的提出使这个问题得以解决。具有重复累计结构的准循环ldpc码能够实现线性复杂度的快速编码，因此，目前实际中所使用的ldpc码大都使用这种校验矩阵构造方式。
[0006]
但另一方面,经编码后，qc_ldpc码的比特数与系统中的信道资源所能承载的比特数可能不一致。当信道资源较多时，该选择哪些比特去传，当信道资源较少时，又应该去掉哪些比特，这一过程叫做速率匹配。


技术实现要素：

[0007]
鉴于上述，发明人发现，目前提供的qc_ldpc码的速率匹配方法处理速度较慢，并因此影响了整个通信系统的数据处理速率和吞吐量。因此，本公开旨在提供一种处理速度快、吞吐量大的基于准循环低密度奇偶校验码qc_ldpc码的数据处理方法，该方法包括：输入第一qc_ldpc码块序列，其中，所述第一qc_ldpc码块序列中的每个码块对应的系统比特包括信息比特和校验比特，并且所述信息比特包括第一填充比特；打掉每个所述码块中的大列重对应的比特；移除每个所述码块中的第一填充比特；对每个所述码块依次进行比特
拼接、基于码块长度选择填充第二填充比特，以使每个所述码块满足预设的数据结构；将每个所述码块分别存储到循环缓存区，并选择读取缓存比特，完成所述第一qc_ldpc码块序列的速率匹配，获得第二qc_ldpc码块序列。
[0008]
优选地，所述移除每个所述码块中的第一填充比特，包括：针对任一个所述码块，计算所述第一填充比特的长度，定位所述第一填充比特的起始位置，将所述第一填充比特删除。
[0009]
优选地，所述针对任一个所述码块，计算所述第一填充比特的长度，定位所述第一填充比特的起始位置，将所述第一填充比特删除，包括：将所述第一qc_ldpc码块序列中的每个码块对应的信息比特称为第一信息比特，所述第一信息比特由初始信息比特和所述第一填充比特组成，根据第一信息比特的长度和初始信息比特的长度计算所述第一填充比特的长度；将所述打掉所述码块中的大列重对应的比特所获得的码块数据定义为第二系统比特；根据所述第二系统比特的起始位置、所述初始信息比特的长度以及所述大列重对应的比特数量确定所述第一填充比特的起始位置；其中，所述第一填充比特的起始位置与所述第二系统比特的起始位置相差的比特距离等于所述初始信息比特的长度减去所述大列重对应的比特数量。
[0010]
优选地，在所述将每个所述码块分别存储到循环缓冲区，根据上层用户信息的定义选择读取缓存比特，完成所述第一qc_ldpc码块序列的速率匹配，获得第二qc_ldpc码块序列之后，还包括：所述方法应用于现场可编程门阵列fpga，对所述第二qc_ldpc码块序列进行并行交织，得到第三qc_ldpc码块序列。
[0011]
优选地，所述并行交织中的并行读取列数与预设的数据结构的单位相等。
[0012]
优选地，所述方法应用于fpga，所述第一qc_ldpc码块序列具有多组，以采用流水方式处理多组所述第一qc_ldpc码块序列。
[0013]
本公开还提供一种通信装置，该装置包括：输入单元，用于输入第一qc_ldpc码块序列，其中，所述第一qc_ldpc码块序列中的每个码块对应的系统比特由信息比特和校验比特组成，并且所述信息比特包括第一填充比特；打孔单元，用于打掉每个所述码块中的大列重对应的比特；移除单元，用于移除每个所述码块中的第一填充比特；拼接单元，用于对每个所述码块依次进行比特拼接、基于码块长度选择填充第二填充比特，以使每个所述码块满足预设的数据结构；选择单元，用于将每个所述码块分别存储到循环缓存区，并选择读取缓存比特，完成所述第一qc_ldpc码块序列的速率匹配，获得第二qc_ldpc码块序列。
[0014]
优选地，所述移除单元，包括：针对任一个所述码块，计算所述第一填充比特的长度，定位所述第一填充比特的起始位置，将所述第一填充比特删除。
[0015]
优选地，所述移除单元，包括：将所述第一qc_ldpc码块序列中的每个码块对应的信息比特称为第一信息比特，所述第一信息比特由初始信息比特和所述第一填充比特组成，根据第一信息比特的长度和初始信息比特的长度计算所述第一填充比特的长度；将所述打掉所述码块中的大列重对应的比特所获得的码块数据定义为第二系统比特；根据所述第二系统比特的起始位置、所述初始信息比特的长度以及所述大列重对应的比特数量确定所述第一填充比特的起始位置；其中，所述第一填充比特的起始位置与所述第二系统比特的起始位置相差的比特距离等于所述初始信息比特的长度减去所述大列重对应的比特数量。
[0016]
优选地，所述选择单元包括存储单元，用于提供所述循环缓存区；其中，所述存储单元是dram、sram，或介于cpu和主存储器之间的cache中的一种。
[0017]
优选地，所述通信装置是fpga，并且所述通信装置还包括：交织单元，用于对所述第二qc_ldpc码块序列进行并行交织，得到第三qc_ldpc码块序列。
[0018]
优选地，所述第一qc_ldpc码块序列具有多组，所述通信装置是fpga，用于采用流水方式处理多组所述第一qc_ldpc码块序列。
[0019]
本公开还提供另一种通信装置，该装置包括：存储器、处理器及存储在存储器上并可在处理器上运行的程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至6中任意一项所述基于qc_ldpc码的数据处理方法。
[0020]
本公开还提供一种网络设备，该网络设备包括上述任一所述的通信装置。
[0021]
本公开还提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行上述任意一项所述基于qc_ldpc码的数据处理方法。
[0022]
与现有技术相比，本公开实施例包括以下优点：
[0023]
本公开实施例，由于在选择读取缓存比特的步骤之前，首先移除了码块中的第一无效比特，从而，一方面，能够省去在进行选择读取缓存比特步骤时因跳过第一无效比特而花费的等待时间，另一方面，由于移除了码块中的第一无效比特，可能会使得第二填充比特的长度大幅削减；并且本公开实施例在移除步骤中的程序简单，所花费的开销和时间极小。因此，本公开实施例能够显著提升通信系统的数据处理速率和吞吐量，在5g nr等传输数据量大的情形下，该效果将越显著。
附图说明
[0024]
这里描述的附图只是为了说明选择的实施方式，而并不是所有可能的实施方式，并且不用于对本公开的范围进行限制。
[0025]
图1是本公开背景技术提供的ldpc码的校验矩阵对应的tanner图；
[0026]
图2是本公开实施例提供的5g nr ldpc信道编码的全过程流程图；
[0027]
图3是本公开实施例提供的基于qc_ldpc码的数据处理方法100中的系统比特s0的数据结构图；
[0028]
图4是本公开实施例提供的基于qc_ldpc码的数据处理方法100的流程图；
[0029]
图5是本公开实施例提供的基于qc_ldpc码的数据处理方法100中的系统比特s1的数据结构图；
[0030]
图6是本公开实施例提供的基于qc_ldpc码的数据处理方法100中的步骤s102中的子步骤流程图；
[0031]
图7是本公开实施例提供的基于qc_ldpc码的数据处理方法100中的系统比特s2的数据结构图；
[0032]
图8是本公开实施例提供的基于qc_ldpc码的数据处理方法100中的系统比特s3的数据结构图；
[0033]
图9是本公开实施例提供的基于qc_ldpc码的数据处理方法100中的步骤s104中的子步骤流程图；
[0034]
图10是本公开实施例提供的基于qc_ldpc码的数据处理方法100中的循环缓存区
的结构图；
[0035]
图11是本公开实施例提供的基于qc_ldpc码的数据处理方法100中的系统比特s4的数据结构图；
[0036]
图12是本公开实施例提供的基于qc_ldpc码的数据处理方法100的又一流程图；
[0037]
图13是本公开实施例提供的基于qc_ldpc码的数据处理方法100中的交织器结构图；
[0038]
图14是本公开实施例提供的基于qc_ldpc码的数据处理方法100中的流水处理方式示意图；
[0039]
图15是本公开实施例提供的一种通信装置200的结构示意图。
[0040]
图16是本公开实施例提供的又一种通信装置又一种结构示意图。
具体实施方式
[0041]
在以下描述中，阐明了某些具体细节以便提供对本披露的各个实施例的透彻了解。然而，本领域技术人员将理解的是，可以在没有这些特定细节的情况下实践本披露。
[0042]
本公开实施例提供了一种基于qc_ldpc码的数据处理方法100，为了便于理解，以下结合图2
‑
图15,对该方法进行详细说明。
[0043]
如图2所示，为其中一种传统的5g nr ldpc信道编码的全流程。在数据的发送端，在ldpc码编码之前，需要先确定编码参数，包括tbs(transmit block size，传输块大小)大小、分段与否和bg参数等。其中，tbs经过分段步骤后得到一个或多个码块。经ldpc编码后，依次进行速率匹配、比特交织和码块合并后，可将数据往接收端发送。本公开实施例仅对其中的速率匹配和比特交织步骤进行重点说明。
[0044]
qc_ldpc码是一类结构化的ldpc码，其校验矩阵可以分解为z*z(为了支持不同的信息块长度，同时考虑描述复杂度和性能的折中，5g nr定义了多组扩展因子(或叫移位因子)，qc_ldpc码扩展因子z集合如表1所示)的全零矩阵和循环移位矩阵。其中循环移位矩阵通过对z*z的单位矩阵向右循环移位获得。扩展之前的矩阵称为基矩阵(对应的tanner图称为基图(bg，base graph)(为了简洁，该图未示出))，只包含元素“0”和“1”。“0”的位置替换为z*z的全零矩阵，“1”的位置替换为z*z的循环移位矩阵。其中，为了支持不同的传输码率和tbs，nr系统中采用两种不同bg类型的ldpc编码，分别为bg1和bg2,bg1的大小为46*68,bg2的大小是42*52。一个mz*nz的qc_ldpc码的校验矩阵可以写作：
[0045][0046]
其中是一个移位c
ij
的循环移位矩阵。为了表述统一，使用s
‑1表示z*z的全零矩阵。因此c
ij
∈{
‑
1,0,1，...,z
‑
1}。
[0047]
表1：ldpc码扩展因子(z)集合
[0048][0049]
经过上述分段步骤后，5g nr数据分成了多个码块，多个码块组成输入的码块序列，对输入的码块序列中的每个码块分别进行速率匹配，对于qc_ldpc码，一个码块称为一个系统比特s，它包括信息比特c和经编码处理而生成的校验比特p。编码后且速率匹配前的系统比特记作系统比特s0,如图3所示，为系统比特s0的数据结构，其中，系统比特s0中的信息比特记作c0，信息比特c0包括初始信息比特c和第一填充比特n1。因此，对于n个码块的序列，可记作s0(0),s0(1),...,s0(n
‑
1),该时刻的码块序列记作码块序列1。容易理解，上述数据处理流程中的速率匹配和比特交织可基于多组输入的码块序列而进行。
[0050]
可以理解的是，ldpc编码中，在生成校验比特之前，为满足ldpc编码协议所规定的比特长度，往往需要对信道资源所接收到的初始信息比特c进行比特填充，该填充的比特即为第一填充比特n1。并且根据编码规则能够得到系统比特s0的参数包括：各码块的信息比特c0的比特长度k,初始信息比特c的长度kc和系统比特s0的总长度d。
[0051]
如图4所示，本实施例提供的基于qc_ldpc码的数据处理方法100主要包括步骤s101
‑
s104。
[0052]
步骤s101：输入码块序列1，并打掉码块序列1的各码块中的大列重对应的比特。
[0053]
应当理解，码块序列1中具有1个或多个码块，输入的码块序列1的每个码块对应的系统比特即为系统比特s0。由于qc_ldpc码离散的移位因子z大小等会影响信息块大小和码长，遂对系统比特s0进行打孔，以进行速率匹配。具体的，根据qc_ldpc码速率匹配标准规定，qc_ldpc码的速率匹配需要打掉大列重对应的2z个系统比特，即永远不会传输。5g nr ldpc码bg中前两列属于大列重，所谓大列重就是指这两列中1的数量明显大于其他列。这样做的好处是在译码过程中加强消息流动，增加校验方程之间的消息传递效率。该2z长度比特位于系统比特s0的最前端，打孔后的系统比特记作系统比特s1，数据结构如图5所示，系统比特s1中的信息比特记作c1。
[0054]
步骤s102：移除各码块中的第一填充比特n1。
[0055]
示例性地，如图6所示，该移除步骤通过分为s1021
‑
s1023三个子步骤来进行。步骤s1021：计算第一填充比特n1的长度。已知在系统比特s0中，信息比特c0长度为k，初始信息比特c长度为kc，因此可算得第一填充比特n1的长度n1＝k
‑
kc。步骤s1022：定位第一填充比特n1在系统比特s1中的位置。在系统比特s0中，已知打孔的比特位置和长度为前端2z，初始信息比特c的长度为kc，系统比特s1的起始位置为k0,因此可根据图3和图5所示的系统比特的数据结构算得在系统比特s1中，第一填充比特n1的起始位置kd与系统比特s1的起始位置k0的比特距离d＝kc
‑
2z。示例性地，以k0
‑
k(x
‑
1)表示长度为x的数据的位置，则d＝kc
‑
2z
‑
1。步骤s1023：将定位到的第一填充比特n1删除，得到系统比特s2。系统比特s2的数据结构如图7所示,系统比特s1中的信息比特记作c2。
[0056]
步骤s103：对各码块依次进行拼接、基于码块长度选择填充第二填充比特n2，得到满足预设的数据结构的码块。
[0057]
可以理解，经过上述打孔和移除步骤完成后，码块长度已经发生了变化，而数据处理要求各码块满足预设的数据结构，其中，该预设的数据结构是指所选硬件要求的数据结构，不同的硬件要求的数据位数不尽相同。示例性地，在其中一种硬件结构下，要求的数据位数是128位的整数倍，128位的整数倍即为该预设的数据结构，128位称为该预设的数据结构的单位。因此，为重新满足预设的数据结构，需要对码块进行拼接和再填充。作为其中一种实施例，预设的数据结构是128位的整数倍，拼接是指以128位为单位重新组合数据，填充是为了形成最后一组128位的数据而进行比特填充。具体的，是否填充则根据码块长度来进行，若码块长度未满足128位的整数倍数据结构，则需要进行填充比特，若码块长度恰好满足128位的整数倍数据结构，则无需进行比特填充，该填充的比特称为第二填充比特n2。经步骤s103后得到的系统比特记作系统比特s3，数据结构如图8所示。容易理解，第二填充比特n2的长度<128位，并且，若拼接后的系统比特s2恰好满足了128位整数倍的数据结构，则第二填充比特n2长度为0。
[0058]
步骤s104：将经步骤s103后的各码块分别存储到循环缓存区中，并根据上层用户信息的定义选择读取缓存比特，完成速率匹配。
[0059]
示例性地，根据第三代合作伙伴计划(third generation partnership project,3gpp)的技术规范(technical specification,ts),如38.214的协议，定义了qc_ldpc码缓存和选择的方式。该步骤s104如图9所示，该步骤s104具体包括，步骤s1041：将上述步骤后的多个码块分别写入一个长度为n
cb
的循环缓存中，该循环缓存区结构如图10所示。
[0060]
应当理解，对于不同码块，实际缓存区长度不尽相同。协议规定，对于第r个码块，如果i
lbrm
＝0,则n
cb
＝n；
[0061]
否则n
cb
＝min(n,n
ref
),其中c为tbs传输块分段后的码块数量，r
lbrm
＝2/3,tbs
lbrm
根据ts38.214第6.1.4.2节(ul
‑
sch)和5.1.3.2节(dl
‑
sch/pch)确定。
[0062]
写入循环缓存区后，执行步骤s1042:计算每个码块的读取长度e
r
。这又分为三种不同的情况。第一，根据ts38.214协议第5.1.7.2节(dl
‑
sch)和6.1.5.2节(ul
‑
sch)cbgti指示的，若第r个码块不安排传输，即e
r
＝0；
[0063]
第二，如果码块序号j≤c'
‑
mod(g/(n
l
·
q
m
),c')
‑
1,则
[0064]
否则，其中n
l
为传输块tbs所对应的流程，q
m
为调制阶数，g为当前传输块tbs所有可发送的编码比特数，如果cbgti不在调度当前传输块的dci(downlink control information，下行控制信息)中，那么c'＝c；否则c'为调度的码块数。
[0065]
计算得到读取长度e
r
后，执行步骤s1043:计算每个码块的选择读取起点k，并读取数据(数据长度超过环长度时则进行循环读取)，得到系统比特s4，至此完成了速率匹配。协
议规定，在比特选择过程中需要跳过无效比特。因此，经速率匹配后得到的系统比特s4已经不再具有无效比特，即不再具有第一无效比特n1或第二无效比特n2，系统比特s4的数据结构如图11所示。得到的e个码块组成的码块序列记作码块序列2，码块序列2的结构表示为s4(0),s4(1),...,s4(e
‑
1)。
[0066]
其中，选择起点k与冗余版本rv
id
有关(rv
id
＝0,1,2,3),相应的起点位置的其中一种示例如表2所示。其中，冗余版本是基于上层用户信息的定义，并由处理单元执行数字信号处理计算得到，其中处理单元可以是dsp(digital signal processing,数字信号处理)、fpga(field programmable gate array,现场可编程门阵列)等芯片。容易理解，上述数量e和n的值可能相等，也可能不相等，具体应与上述n个码块是否都安排传输相关。
[0067]
表2：不同冗余版本的起点位置
[0068][0069]
本实施例提供的基于qc_ldpc码的数据处理方法100与传统的速率匹配方法相比，由于在执行步骤s104之前，首先移除了码块中的第一无效比特n1，从而，一方面，能够省去在后续步骤s104中读取缓存比特时因跳过第一无效比特n1而花费的等待时间，另一方面，由于移除了码块中的第一无效比特n1，可能大幅削减第二填充比特n2的长度；并且本方法100在移除步骤中的程序简单，所花费的开销和时间极小。因此，本方法100能够显著提升通信系统的数据处理速率和吞吐量，并且在5g nr等传输数据量大的情形下，该效果将越显著。发送端经过本公开实施例所描述的步骤s101
‑
s104后，可将得到的码块序列2往接收端发送。
[0070]
具体的，如图12所示，该方法100还包括步骤s105：对码块序列2进行行列交织，得到码块序列3，最后可向接收端发送。该比特交织步骤可采用行列交织器进行，如图13所示，行数与调制阶数q
m
相同，行进列出，实现系统比特优先的交织，即在高qam(quadrature amplitude modulation，正交幅度调制)调制时，将系统比特放在高可靠的比特位置上。经行列交织后获得的系统比特记作系统比特s5,得到的由e个码块组成的码块序列记作码块序列3，对应的结构表示为s5(0),s5(1),...,s5(e
‑
1)。
[0071]
上述基于qc_ldpc码的数据处理方法100应用于通信系统的发送端，接收端在接收到经过该方法100处理的数据后，执行该方法的逆过程，包括解交织、解速率匹配以及ldpc译码，从而得到初始信息比特c。该方法的逆过程在此不再一一阐述。
[0072]
示例性地，上述比特交织步骤中，对于诸如fpga等拥有强大的逻辑处理能力的芯片，通过设置可以在上述行进列出的比特交织过程中同时地读出多列数据(也称并行的数
据处理方法)，这种并行的数据处理方法能够允许系统更快地完成交织。并且当并行读取的数据列数与预设的数据结构的单位相等时，例如，在其中一种硬件结构下，并行交织时同时读出的列数为128列，要求的数据结构的单位恰好是128位。能够快速完成比特交织的同时，快速满足预设的数据结构，进一步提升了系统的数据处理速率和吞吐量。
[0073]
示例性地，如图14所示，对于上述步骤s101
‑
s105，在诸如fpga等拥有强大的逻辑处理能力的芯片中，允许以流水的方式处理不同的输入的码块序列。流水的处理方式是指：当某一输入的码块序列的码块在执行一步骤时，其他的输入的码块序列的码块能同时地执行除该步骤外的其他一个或多个步骤。示例性地，当码块序列a的码块在执行步骤s103时，码块序列b、码块序列c的码块能同时地执行除步骤s103以外的步骤s101、步骤s102、步骤s104或步骤s105中的一个或多个。需要说明的是，上述码块序列a、码块序列b和码块序列c是指不同的输入的码块序列，而码块序列1、码块序列2和码块序列3是指一组输入的码块序列的不同状态。采用流水的方式进行数据处理能够省去不同码块序列在执行上述步骤s101
‑
步骤s105之间的等待时间，进一步提升系统的数据处理速率和吞吐量。
[0074]
本公开实施例还提供一种通信装置200，如图15所示，该通信装置200包括输入单元201，用于执行上述步骤s101中的“输入码块序列1”。该通信装置200还包括打孔单元202，该打孔单元202用于执行上述步骤s101中的“打掉码块序列1的各码块中的大列重对应的比特”。该通信装置200还包括移除单元203，该移除单元203用于执行上述步骤s102。该通信装置200还包括拼接单元204,该拼接单元204用于执行上述步骤s103。该通信装置200还包括选择单元205,该选择单元205用于执行上述步骤s104。
[0075]
示例性地，该选择单元205包括存储单元2051，用于提供步骤s104中的循环缓存区。
[0076]
示例性地，该通信装置200还包括交织单元206，该交织单元206用于执行上述步骤s105。
[0077]
具体的，上述存储单元可以是dram(动态随机存取存储器)、sram(静态随机存取存储器)，或者是介于cpu和主存储器之间的cache(高速缓冲存储器),主存储器可以是例如ram存储器、闪存、rom存储器、eprom存储器、eeprom存储器、寄存器、硬盘、可移动磁盘、cd
‑
rom或本领域中其它任意形式的存储媒介。
[0078]
具体的，上述通信装置200可以是一个芯片或多个芯片或芯片与外围电路的组合，其中芯片可以是dsp芯片、fpga芯片、mpu(micro processor unit,微处理器)芯片或soc(system on chip,片上系统)芯片等。当通信装置200是芯片并且芯片是fpga芯片时，能够实现比特的并行交织以及码块序列的流水处理，进一步提升系统数据处理速率和吞吐量。
[0079]
本公开实施例提供的通信装置，由于首先在移除单元移除了码块中的第一无效比特，从而，一方面，能够省去在选择单元中因跳过第一无效比特而花费的等待时间，另一方面，由于移除了码块中的第一无效比特，可能会使得第二填充比特的长度大幅削减；并且在移除单元中执行的移除步骤程序简单，所花费的开销和时间极小。因此，本实施例提供的通信装置能够显著提升通信系统的数据处理速率和吞吐量，在5g nr等传输数据量大的情形下，该效果将越显著。
[0080]
此外，如图16所示，本公开的一个实施例还提供了另一种通信装置，包括：存储器40、处理器30及存储在存储器40上并可在处理器30上运行的程序，处理器30执行程序时实
现上述实施例中的基于qc_ldpc码的数据处理方法，例如，执行以上描述的图4中的方法步骤s101至步骤s105、图6中的方法步骤s1021至步骤s1023、图9中的方法步骤s1041至s1043、图12中的方法步骤s101至s105。本公开实施例还提供一种网络设备300，该网络设备包括上述用于数据处理的通信装置200，能够通过上述通信装置200执行以上描述的图4中的方法步骤s101至s104或图12中的方法步骤s101至s105，并达到上述实施例中方法步骤对应的技术效果，本实施例对其不作详细赘述。
[0081]
具体的，该网络设备300是基站或终端。终端是一种具有通信功能的设备，可以包括具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备等。在不同的网络中终端可以叫做不同的名称，例如：用户设备，移动台，用户单元，站台，蜂窝电话，个人数字助理，无线调制解调器，无线通信设备，手持设备，膝上型电脑，无绳电话，无线本地环路台等。为描述方便，本公开中简称为终端。基站(base station，bs)，也可称为基站设备，是一种部署在无线接入网用以提供无线通信功能的设备。在不同的无线接入系统中基站的叫法可能有所不同，例如在而在通用移动通讯系统(universal mobile telecommunicationssystem，umts)网络中基站称为节点b(nodeb),而在lte网络中的基站称为演进的节点b(evolved nodeb，enb或者enodeb)，在新空口(new radio,nr)网络中的基站称为收发点(transmission reception point，trp)或者下一代节点b(generation nodeb，gnb)，或者其他各种演进网络中的基站也可能采用其他叫法。本公开并不限于此。本公开中，名词“网络”和“系统”经常交替使用，但本领域的技术人员可以理解其含义。
[0082]
本公开实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的指令、或者这两者的结合。
[0083]
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本公开实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(dsl))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质(例如固态硬盘solid statedisk(ssd))等。上面的组合也应当包括在计算机可读介质的保护范围之内。
[0084]
本说明书中各个实施例之间相同或相似的部分可以互相参考。
[0085]
以上所述的本公开实施方式并不构成对本公开保护范围的限定。