阵列基板及其制备方法、显示面板与流程

本技术涉及显示，尤其涉及一种阵列基板及其制备方法、显示面板。

背景技术：

1、随着显示技术的快速发展，人们对显示产品的品质要求越来越高。在显示产品的制备过程中，由于工艺波动易导致显示面板中的走线破裂，在后续制备工艺或使用过程中，走线的破裂处极易进一步扩大，进而造成断路，造成显示异常。

技术实现思路

1、第一方面，本技术的实施例提供了一种阵列基板，包括：

2、衬底；

3、第一导电层，位于所述衬底的一侧，包括阵列排布的多条数据线；

4、第二导电层，位于所述第一导电层远离所述衬底的一侧，且与所述第一导电层的部分区域直接接触，包括像素电极和补偿电极；

5、所述补偿电极在所述衬底上的正投影位于所述数据线在所述衬底上的正投影以内。

6、在本技术的一些实施例中，所述补偿电极的延伸方向和所述数据线的延伸方向相同，且在所述数据线的延伸方向上，所述补偿电极的长度小于或等于所述数据线的长度。

7、在本技术的一些实施例中，在垂直于所述数据线的延伸方向上，所述数据线在所述衬底上的正投影图形的尺寸大于或等于所述补偿电极在所述衬底上的正投影图形的尺寸。

8、在本技术的一些实施例中，所述阵列基板还包括位于所述第一导电层与所述衬底之间的第三导电层；所述第三导电层包括阵列排布的多条栅线，所述栅线与所述数据线相交且绝缘；

9、所述数据线位于相邻两条所述栅线之间的部分包括依次连接的第一线段、弯折部和第二线段；所述补偿电极覆盖所述第一线段和所述第二线段中的至少部分区域。

10、在本技术的一些实施例中，所述数据线还包括第三线段和第四线段，所述第三线段与所述第一线段远离所述弯折部的一端连接，所述第四线段与所述第二线段远离所述弯折部的一端连接，所述第三线段在所述衬底上的正投影和所述第四线段在所述衬底上的正投影分别与所述栅线在所述衬底上的正投影存在交叠；

11、其中，所述补偿电极覆盖所述第三线段和所述第四线段中的至少一部分区域。

12、在本技术的一些实施例中，所述补偿电极覆盖所述第一线段、所述第二线段、所述第三线段和所述第四线段。

13、在本技术的一些实施例中，所述第三线段沿垂直于所述第三线段延伸方向上的宽度大于所述第一线段沿垂直于所述第一线段延伸方向上的宽度；所述第四线段沿垂直于所述第四线段延伸方向上的宽度大于所述第二线段沿垂直于所述第二线段延伸方向上的宽度。

14、在本技术的一些实施例中，所述补偿电极覆盖所述第三线段的部分沿垂直于所述第三线段延伸方向上的宽度大于所述补偿电极覆盖所述第一线段主体结构的部分沿垂直于所述第一线段延伸方向上的宽度；

15、所述补偿电极覆盖所述第四线段的部分沿垂直于所述第四线段延伸方向上的宽度大于所述补偿电极覆盖所述第二线段的主体结构的部分沿垂直于所述第二线段延伸方向上的宽度。

16、在本技术的一些实施例中，所述像素电极位于相邻的两条所述数据线和相邻的两条所述栅线限定的位置处，所述像素电极到所述补偿电极之间的最小距离大于或等于5μm。

17、在本技术的一些实施例中，所述阵列基板还包括晶体管，所述第一导电层还包括所述晶体管的第一极和所述晶体管的第二极，所述像素电极与所述晶体管的第一极的部分区域直接接触，所述数据线和所述晶体管的第二极连接。

18、在本技术的一些实施例中，所述晶体管的第一极包括与所述栅线延伸方向平行的第一部、与所述栅线延伸方向平行的第二部，连接所述第一部和所述第二部的连接部；

19、所述第二部到所述栅线之间的最小距离大于或等于所述第一部到所述栅线之间的最小距离，所述像素电极覆盖所述第二部。

20、在本技术的一些实施例中，所述第二部到所述栅线之间的最小距离大于所述第一部到所述栅线之间的最小距离，所述像素电极覆盖所述第二部和部分所述连接部。

21、在本技术的一些实施例中，所述阵列基板还包括位于所述第一导电层和所述第三导电层之间的半导体层，所述半导体层的部分区域与所述第一导电层直接接触；

22、所述半导体层包括第一有源部，所述补偿电极在所述衬底上的正投影位于所述第一有源部在所述衬底上的正投影以内，所述数据线在所述衬底上的正投影位于所述第一有源部在所述衬底上的正投影以内。

23、在本技术的一些实施例中，所述半导体层还包括第二有源部，所述第一有源部和所述第二有源部连接，所述晶体管的第一极在所述衬底上的正投影和所述晶体管的第二极在所述衬底上的正投影分别位于所述第二有源部在所述衬底上的正投影以内；

24、所述像素电极还覆盖所述第二有源部中远离所述晶体管的第二极的侧面，所述像素电极与所述侧面直接接触。

25、在本技术的一些实施例中，所述阵列基板还包括第四导电层，所述第四导电层位于所述第二导电层远离所述衬底的一侧、且与所述第二导电层绝缘设置；

26、所述第四导电层在所述衬底上的正投影分别与所述像素电极在所述衬底上的正投影、所述数据线在所述衬底上的正投影和所述栅线在所述衬底上的正投影交叠；

27、所述第四导电层具有多个狭缝，所述狭缝所在的区域在所述衬底上的正投影与所述像素电极在所述衬底上的正投影交叠。

28、在本技术的一些实施例中，所述第三导电层还包括与所述栅线平行设置的存储电极线，所述存储电极线与所述第四导电层通过过孔电连接；

29、所述存储电极线在所述衬底上的正投影与所述像素电极在所述衬底上的正投影交叠，所述存储电极线在所述衬底上的正投影还与所述第四导电层在所述衬底上的正投影交叠。

30、第二方面，本技术的实施例提供了一种显示面板，包括如上所述的阵列基板。

31、第三方面，本技术的实施例提供了一种阵列基板的制备方法，应用于制备如上所述的阵列基板，所述方法包括：

32、提供衬底；

33、形成半导体薄膜；

34、形成第一导电薄膜；

35、同时对半导体薄膜和第一导电薄膜进行图案化处理，得到半导体层和第一导电层；其中，所述第一导电层包括阵列排布的多条数据线；

36、形成第二导电层；所述第二导电层与所述第一导电层的部分区域直接接触，且包括像素电极和补偿电极；所述补偿电极在所述衬底上的正投影位于所述数据线在所述衬底上的正投影以内。

37、在本技术的一些实施例中，所述同时对半导体薄膜和第一导电薄膜进行图案化处理，得到半导体层和第一导电层包括：

38、在所述第一导电薄膜上形成光阻薄膜；

39、采用半色调掩膜版对所述光阻薄膜进行图案化处理，得到第一光阻图案；

40、以所述第一光阻图案为掩膜版，对所述半导体薄膜和所述第一导电薄膜进行图案化处理，得到第一半导体图案和第一导电图案；

41、对所述第一光阻图案进行刻蚀处理，得到第二光阻图案；

42、以所述第二光阻图案为掩膜版，对所述第一半导体图案和所述第一导电图案进行图案化处理，同时得到所述半导体层和所述第一导电层；

43、去除所述第二光阻图案。

44、上述说明仅是本技术技术方案的概述，为了能够更清楚了解本技术的技术手段，而可依照说明书的内容予以实施，并且为了让本技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本技术的具体实施方式。