一种系统级封装中裸片间时钟偏斜的动态监测方法与流程

本发明涉及芯片系统级封装技术的动态监测，尤其是指一种系统级封装中裸片间时钟偏斜的动态监测方法。

背景技术：

1、系统级封装技术通过将多个裸片集成在同一封装内部，能够显著缩小模块体积、降低功耗并提升带宽。然而，随着集成裸片数量的增加（通常三个及以上），裸片之间的信号同步问题日益突出，其中时钟信号的偏斜——即同一源时钟到达不同裸片的时间差异——成为制约系统稳定运行的核心瓶颈。当多裸片系统中存在三个或更多裸片时，时钟偏斜的来源不再唯一，可能出现在任意两条传输路径之间，且不同路径的物理长度、材料均匀性、温度梯度等因素相互耦合，使得偏斜的动态变化难以预测。若不能准确监测并定位偏斜来源，高频工作下的数据采样窗口可能被破坏，导致传输错误甚至系统崩溃。因此，如何在系统级封装内部实现对裸片间时钟偏斜的动态监测，尤其是对偏斜来源的精准定位，已成为本领域亟待解决的关键技术问题。

2、针对上述问题，现有技术中已有一些解决方案。例如，复旦大学公开的专利cn103248341b提出了一种适用于vlsi片上时钟系统的偏斜检测和去偏斜调节电路，其通过早相位检测模块判断两路时钟的相位先后性，再借助偏移量检测模块测量偏斜的具体数值，最后利用可配置延时电路对偏斜进行补偿。该方案在双时钟源（如两个裸片或两个时钟域）的场景下能够有效工作，其检测过程依赖于系统正常工作时的时钟信号，输出结果为偏斜量数值，该数值直接用于控制后续的延时补偿电路。然而，这种方案在扩展到三个及以上裸片的系统级封装环境时，暴露出了明显的局限性。首先，当系统内部存在多个裸片时，任意两个裸片之间都可能存在时钟偏斜，而该方案仅能检测一路对另一路的相对偏斜，无法从多路时间差值中识别出偏斜最严重的路径，更无法定位偏斜的具体来源——即究竟是哪一个裸片接收到的时钟最早、哪一个最晚，以及两者之间的传输路径位于封装内部的什么位置。其次，该方案仅检测系统在当前工作频率下的偏斜状态，无法评估同一传输路径在更高频率下的延迟特性，而实际应用中系统可能工作在不同频率或面临高频瞬态干扰，当前测得的偏斜量不足以反映路径在极限条件下的表现。此外，该方案的输出仅为偏斜量数值，对于包含多个裸片的系统而言，该信息无法指导后续的校准操作，因为设计人员即使知道偏斜量的大小，也无法确定应当调整哪一段路径的延迟。

技术实现思路

1、为此，本发明所要解决的技术问题在于克服现有技术中针对多裸片系统级封装仅能检测双路时钟偏斜量而无法定位偏斜来源、仅能检测当前工作频率下偏斜状态而无法评估高频极限条件下路径延迟特性、以及输出信息仅为偏斜量数值而无法指导后续校准操作的问题，提供一种系统级封装中裸片间时钟偏斜的动态监测方法，能够通过多节点延迟链传感器同步捕获和两两比较运算精准定位偏斜来源所在的传输路径，并通过独立施加模拟高频信号主动测量路径在高频工作条件下的等效延迟增量，最终输出包含偏斜来源位置标识和量化延迟数值的监测结果，为多裸片系统的时钟偏斜校准提供明确、可操作的技术依据。

2、为解决上述技术问题，本发明提供了一种系统级封装中裸片间时钟偏斜的动态监测方法，包括以下步骤：

3、在系统级封装内部的至少三个裸片的时钟输入端分别部署延迟链传感器，利用各延迟链传感器同时捕获同一源时钟信号到达各裸片时钟输入端的实际到达时间，并记录各实际到达时间与参考时钟沿之间的时间差值，形成包含至少三个时间差值的原始序列；

4、对原始序列中的各时间差值进行两两比较运算，得到多个时间差极值，若多个时间差极值中的最大值超过系统同步容限所对应的物理时间窗宽度，则判定存在时钟偏斜事件；

5、在判定存在时钟偏斜事件时，将原始序列中最大时间差值所对应的裸片确定为时钟信号最晚到达片，将最小时间差值所对应的裸片确定为时钟信号最早到达片，将偏斜来源定位为最晚到达片与最早到达片之间的信号传输路径；

6、对所定位的信号传输路径独立施加模拟高频切换信号，通过测量信号传输路径上串接的缓冲器链的切换延迟累加值，计算信号传输路径在高频工作条件下的等效延迟增量，测量独立于系统正常时钟工作；

7、将等效延迟增量与物理时间窗宽度进行比较，若等效延迟增量大于物理时间窗宽度，则输出最晚到达片的标识、最早到达片的标识以及等效延迟增量的数值作为动态监测结果。

8、在本发明的一个实施例中，延迟链传感器由串联连接的多级反相器构成，每级反相器的输出端连接一个触发器的数据输入端，触发器的时钟端接入源时钟信号，通过读出各触发器的输出状态确定源时钟信号沿反相器链传播的实际到达时间。

9、在本发明的一个实施例中，参考时钟沿为源时钟信号在参考裸片处的上升沿，时间差值通过以下方式获得：将各裸片处延迟链传感器输出的实际到达时间分别与参考时钟沿到达时间进行减法运算。

10、在本发明的一个实施例中，两两比较运算通过以下方式实现：将原始序列中的各时间差值依次输入比较器电路，比较器电路的第一输入端接收当前时间差值，第二输入端接收已存储的极值，输出端将较大值或较小值更新存储至寄存器，遍历原始序列全部元素后，寄存器中存储的最大值和最小值即为多个时间差极值中的最大值和最小值。

11、在本发明的一个实施例中，系统同步容限所对应的物理时间窗宽度由系统工作频率和信号建立保持时间要求共同确定，具体表示为：w=tcycle·k，其中w为物理时间窗宽度，tcycle为系统时钟周期，k为预设的容限系数，k的取值范围为0.05～0.2。

12、在本发明的一个实施例中，模拟高频切换信号由片上环形振荡器产生，环形振荡器包括奇数个反相器串联而成的闭环，其振荡频率高于系统正常工作频率，环形振荡器的输出端通过选择开关连接至所定位的信号传输路径的输入端。

13、在本发明的一个实施例中，测量信号传输路径上串接的缓冲器链的切换延迟累加值的具体方法为：将模拟高频切换信号同时输入至信号传输路径和参考路径，参考路径由与信号传输路径相同级数但未受封装不均因素影响的缓冲器构成，通过测量信号传输路径输出端与参考路径输出端之间的相位差，将相位差转换为时间量，得到切换延迟累加值。

14、在本发明的一个实施例中，相位差通过时间数字转换电路测量，时间数字转换电路包括由多级延迟单元构成的延迟链和温度计码编码器，延迟链的输入端接收信号传输路径的输出信号，延迟链中各延迟单元的输出端分别连接至一组触发器的数据输入端，触发器的时钟端接收参考路径的输出信号，根据触发器输出状态中高低电平跳变位置确定相位差对应的延迟时间。

15、在本发明的一个实施例中，测量独立于系统正常时钟工作的具体实现方式为：在施加模拟高频切换信号期间，暂停系统正常时钟向所定位的信号传输路径的输入，通过时钟门控电路切断系统时钟与所述信号传输路径之间的连接，待测量完成后恢复连接。

16、在本发明的一个实施例中，输出最晚到达片的标识、最早到达片的标识以及等效延迟增量的数值通过以下方式实现：将最晚到达片和最早到达片对应的裸片编号写入输出寄存器的第一字段和第二字段，将等效延迟增量的二进制编码写入输出寄存器的第三字段，输出寄存器通过系统级封装的测试访问端口或专用输出引脚向外输出。

17、本发明的上述技术方案相比现有技术具有以下优点：

18、本发明所述的系统级封装中裸片间时钟偏斜的动态监测方法，通过在多裸片系统级封装内部部署延迟链传感器，能够精确捕获各裸片时钟到达时间，并据此识别时钟信号最早和最晚到达的裸片，从而精准定位偏斜来源；进一步地，通过独立施加模拟高频切换信号并测量等效延迟增量，本技术能够评估定位路径在高频工作条件下的性能，克服了现有技术无法评估极限条件下延迟特性的局限。由此，本技术具有能够实时监测多裸片系统中时钟偏斜变化、精准定位偏斜物理来源路径及评估高频工作条件下延迟特性的优点。