用于芯片的批量测试方法及装置、芯片测试系统与流程

本技术涉及芯片测试，例如涉及一种用于芯片的批量测试方法及装置、芯片测试系统。

背景技术：

1、高可靠性、高安全性要求的芯片（例如，车规芯片automotive grade chip），其工作环境涉及高低温交变、振动冲击、电磁干扰等复杂工况，为确保这类芯片长期可靠性工作，在出厂前必须通过严格的可靠性测试认证。

2、相关技术中，对这类芯片的批量可靠性测试通常采用以下方式进行：将多颗待测芯片安装于测试阵列板上，置于高低温箱等环境设备中，由测试人员通过人工操作完成测试程序的加载、环境参数的设定、测试过程的监控以及测试后数据的提取与分析。

3、在实现本公开实施例的过程中，发现相关技术至少存在如下问题：

4、不同测试任务（如flash测试、htol、hast等）对应不同的测试逻辑和参数配置，测试人员需针对每种测试任务分别编译一个独立的hex工程文件。同一款芯片在完成全部测试任务的过程中，往往需要积累数十个不同的hex文件。当测试参数发生微调时，又需重新编译生成新的hex版本，导致版本管理混乱，在实际操作中容易发生烧录错误，制约了测试效率和测试准确性。因此，如何提高车规芯片的批量测试效率和测试准确性，成为了亟需解决的技术问题。

5、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本技术的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

2、本公开实施例提供了一种用于芯片的批量测试方法及装置、芯片测试系统。可以提高芯片的批量测试效率和测试准确性。

3、在一些实施例中，用于芯片的批量测试方法应用于芯片测试系统的上位机，测试系统还包括测试阵列板，测试阵列板设置有多个芯片测试位，上位机通过can总线与芯片测试位上的待测芯片通信连接，批量测试方法包括：将包含多种测试任务模块的单个测试固件通过can总线写入待测芯片中；根据待测芯片的目标io引脚状态，从单个测试固件中确定待测芯片需执行的目标测试任务；通过can总线向待测芯片下发测试启动指令，待测芯片执行对应的目标测试任务，在执行目标考核任务的过程中，获取待测芯片的运行状态信息；在目标测试任务执行完成后，根据运行状态信息生成待测芯片的测试报告。

4、可选地，根据待测芯片的目标io引脚状态，从单个测试固件中确定待测芯片需执行的目标测试任务，包括：在目标io引脚状态为低电平的情况下，读取硬件配置io引脚组的电平组合，并根据电平组合从单个测试固件中索引出对应的测试任务，作为目标测试任务；在目标io引脚状态为高电平的情况下，读取内部存储区中的软件配置参数，并根据软件配置参数从单个测试固件中索引出对应的测试任务，作为目标测试任务。

5、可选地，通过can总线向待测芯片下发测试启动指令，包括：接收待测芯片在上电初始化完成后，通过can总线上报的属性信息；根据属性信息确定待测芯片的就绪状态；在全部待测芯片均处于就绪状态的情况下，通过can总线向待测芯片下发测试启动指令。

6、可选地，在根据属性信息确定待测芯片的就绪状态之后，批量测试方法还包括：在上位机的显示界面中显示待测芯片的就绪状态。

7、可选地，单个测试固件包含的测试任务模块，包括：可靠性测试模块、高温工作寿命测试模块、高加速温湿度应力测试模块、闩锁效应测试模块、电磁干扰测试模块和功率温度循环测试模块；其中，可靠性测试模块包括：空闲模式、耐久性测试模式，数据保持-棋盘格模式、数据保持-反棋盘格模式、数据保持-ecc全零模式、在线寿命测试-棋盘格模式、在线寿命测试-棋盘格模式、在线寿命测试-反棋盘格模式、擦除干扰测试模式和写入干扰测试模式。

8、可选地，芯片测试系统还包括用于为待测芯片供电的可编程电源；在通过can总线向待测芯片下发测试启动指令之前，批量测试方法还包括：获取可编程电源的实际输出电压值和实际输出电流值；根据实际输出电压值与电压设定值的电压差值，以及实际输出电流值与电流设定值的电流差值，对可编程电源进行控制。

9、可选地，批量测试方法还包括：在接收到升级固件数据包的情况下，通过can总线以广播帧方式，同时向全部待测芯片发送升级固件数据包；以使待测芯片通过预置的bootloader引导程序接收升级固件数据包并完成固件更新。

10、在一些实施例中，用于芯片的批量测试装置应用于芯片测试系统的上位机，测试系统还包括测试阵列板，测试阵列板设置有多个芯片测试位，上位机通过can总线与芯片测试位上的待测芯片通信连接，批量测试装置包括：固件写入模块，用于将包含多种测试任务模块的单个测试固件通过can总线写入待测芯片中；任务确定模块，用于根据待测芯片的目标io引脚状态，从单个测试固件中确定待测芯片需执行的目标测试任务；指令发送模块，用于通过can总线向待测芯片下发测试启动指令，待测芯片执行对应的目标测试任务，在执行目标考核任务的过程中，获取待测芯片的运行状态信息；报告生成模块，用于在目标测试任务执行完成后，根据运行状态信息生成待测芯片的测试报告。

11、在一些实施例中，用于芯片的批量测试装置，包括处理器和存储有程序指令的存储器，处理器被配置为在运行程序指令时，执行如上述的用于芯片的批量测试方法。

12、在一些实施例中，芯片测试系统，包括：上位机；测试阵列板，测试阵列板设置有多个芯片测试位，上位机通过can总线与芯片测试位上的待测芯片通信连接；如上述的用于芯片的批量测试装置，集成于上位机。

13、本公开实施例提供的用于芯片的批量测试方法及装置、芯片测试系统，可以实现以下技术效果：

14、本公开实施例中，预先将多种测试任务模块编译为了单个测试固件，在对芯片进行测试时，会先将单个测试固件通过can总线写入待测芯片中，并根据待测芯片的目标io引脚状态，从单个测试固件中确定待测芯片需执行的目标测试任务。这样，相比相关技术中一个测试任务一个hex文件的方式，当需要在不同测试任务切换时，无需重新编译和烧录多个不同版本的hex文件，消除了固件版本管理混乱的问题，并可以避免hex文件烧录错误的问题。在确定出待测芯片需执行的目标测试任务后，会通过can总线向待测芯片下发测试启动指令，使待测芯片分别执行对应的目标测试任务，并会在执行目标测试任务的过程中，获取待测芯片的运行状态信息。这样，上位机能够以指令方式批量启动全部待测芯片的测试任务，并在测试过程中持续采集各待测芯片的运行状态。相较于相关技术中依赖人工逐颗操作和定时巡视的方案，能够减少人为的干预，有利于提高测试的准确性。在目标测试任务执行完成后，会根据运行状态信息生成待测芯片的测试报告。这样，相比相关技术中需将待测芯片逐一拆下后通过串口读取日志、再人工整理数据的繁琐流程，减少了整理测试结果所需的时间。因此，本公开实施例可以提高芯片的批量测试效率和测试准确性。

15、以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本技术。