半导体结构和电子设备的制作方法

本公开涉及半导体，具体地，涉及一种半导体结构和电子设备。

背景技术：

1、相关技术中，lpddr（low power double data rate synchronous dynamicrandom access memory）是指低功耗双倍数据速率同步动态随机存储器，通常采用混合键合以将多个芯片垂直堆叠，从而实现超高带宽传输、小型化以及低功耗。但，lpddr芯片堆叠的方案存在结构复杂、加工难度大以及成本相对较高。如此，在一些性能需求适中、成本敏感或体积限制较低的应用场景时采用混合键合以将多个芯片垂直堆叠的lpddr结构难以适配。

技术实现思路

1、本公开的目的是提供一种半导体结构和电子设备，该半导体结构能够以较低的成本适配性能需求适中、成本敏感或体积限制较低的应用场景，以至少部分解决相关技术问题。

2、为了实现上述目的，根据本公开的第一方面，提供一种半导体结构，包括：基板，包括布线层，逻辑芯片，设于所述基板，和多个存储芯片，设于所述基板且位于所述逻辑芯片侧向，每个所述存储芯片通过所述布线层与所述逻辑芯片电连接。

3、可选地，在第一方向上，多个所述存储芯片分别位于所述逻辑芯片的相对两侧。

4、可选地，位于所述逻辑芯片一侧的所述存储芯片和位于所述逻辑芯片另一侧的所述存储芯片关于所述逻辑芯片对称布置。

5、可选地，多个所述存储芯片沿第二方向间隔设置，所述第二方向与所述第一方向垂直。

6、可选地，所述半导体结构还包括填充芯片，所述填充芯片用于填充相邻的所述存储芯片之间的间隙；和/或

7、用于填充相邻的所述存储芯片和所述逻辑芯片之间的间隙。

8、可选地，所述逻辑芯片和所述存储芯片分别通过微凸点与所述布线层电连接。

9、可选地，所述逻辑芯片包括cpu芯片、gup芯片或soc芯片中任意一种；和/或

10、所述存储芯片包括lpddr内存芯片。

11、可选地，所述半导体结构还包括加强环，所述加强环位于多个所述存储芯片的外周。

12、可选地，所述半导体结构还包括封装体，所述封装体用于将所述逻辑芯片和多个所述存储芯片封装。

13、根据本公开的第二方面，提供一种电子设备，包括上述的半导体结构。

14、通过上述技术方案，即本公开的半导体结构包括基板、逻辑芯片、多个存储芯片，在基板上设置布线层，逻辑芯片设置在基板上，多个存储芯片设置在基板上且位于逻辑芯片侧向，存储芯片通过布线层与逻辑芯片电连接。如此，通过多个存储芯片以平铺的方式布置在逻辑芯片的侧边且直接通过基板的布线层实现存储芯片和逻辑芯片的电连接，从而替代了相关技术中采用堆叠结构，多个存储芯片需要混合键合后再通过中介层与逻辑芯片电连接，本公开提供的半导体结构更加简单、便于制造加工、且降低了成本。

15、本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，在第一方向上，多个所述存储芯片分别位于所述逻辑芯片的相对两侧。

3.根据权利要求2所述的半导体结构，其特征在于，位于所述逻辑芯片一侧的所述存储芯片和位于所述逻辑芯片另一侧的所述存储芯片关于所述逻辑芯片对称布置。

4. 根据权利要求2所述的半导体结构，其特征在于，多个所述存储芯片沿第二方向间隔设置，所述第二方向与所述第一方向垂直。

5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括填充芯片，所述填充芯片用于填充相邻的所述存储芯片之间的间隙；和/或

6. 根据权利要求1所述的半导体结构，其特征在于，所述逻辑芯片和所述存储芯片分别通过微凸点与所述布线层电连接。

7.根据权利要求1-6中任意一项所述的半导体结构，其特征在于，所述逻辑芯片包括cpu芯片、gpu芯片或soc芯片中任意一种；和/或

8.根据权利要求1-6中任意一项所述的半导体结构，其特征在于，所述半导体结构还包括加强环，所述加强环位于多个所述存储芯片的外周。

9.根据权利要求1-6中任意一项所述的半导体结构，其特征在于，所述半导体结构还包括封装体，所述封装体用于将所述逻辑芯片和多个所述存储芯片封装。

10.一种电子设备，其特征在于，包括权利要求1-9中任意一项所述的半导体结构。