半导体器件及其形成方法与流程

本公开的实施例涉及半导体器件及其形成方法。

背景技术：

1、半导体器件用于各种电子应用，诸如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方顺序沉积绝缘或介电层、导电层和半导体材料层，以及使用光刻图案化各个材料层以在材料层上形成电路组件和元件来制造半导体器件。

2、半导体工业通过不断减小最小部件尺寸来不断改进各种电子组件（例如，晶体管、二极管、电阻器、电容器等）的集成密度，这允许更多的组件集成到给定的区域中。然而，随着最小部件尺寸的减小，出现了应该解决的附加问题。

技术实现思路

1、本申请实施例一方面提供一种形成半导体器件的方法，包括：在衬底的前侧上方形成多层堆叠件，其中，所述多层堆叠件包括第一半导体材料和第二半导体材料的交替层；在与所述多层堆叠件的第一侧相邻的所述衬底中形成第一牺牲层，并且在与所述多层堆叠件的第二侧相邻的所述衬底中形成第二牺牲层；在所述第一牺牲层上形成第一外延区域，其中，所述第一外延区域包括与所述多层堆叠件的侧壁相邻的第一层和远离所述多层堆叠件的所述侧壁的第二层，其中，所述第一层中的掺杂剂的浓度不同于所述第二层中的所述掺杂剂的浓度；在所述第二牺牲层上形成第二外延区域；在所述衬底的背侧中形成暴露所述第一牺牲层的第一凹槽，并且在所述衬底的所述背侧中形成暴露所述第二牺牲层的第二凹槽；执行蚀刻工艺，所述蚀刻工艺去除所述第一牺牲层以暴露所述第一外延区域的背侧并且去除所述第二牺牲层以暴露所述第二外延区域的背侧；以及在所述第一外延区域的所述背侧上形成第一导电部件，并且在所述第二外延区域的所述背侧上形成第二导电部件，其中，所述第一导电部件的电导率大于所述第一外延区域的电导率。

2、本申请实施例另一方面提供一种形成半导体器件的方法，包括；

3、形成半导体器件的p型区域，包括：在衬底上方形成多个第一牺牲区域；和在所述多个第一牺牲区域上方形成多个p型外延区域；

4、形成所述半导体器件的n型区域，包括：在所述衬底上方形成多个第二牺牲区域；和在所述多个第二牺牲区域上方形成多个n型外延区域；及

5、在所述多个p型外延区域上和所述多个n型外延区域上形成多个背侧接触件，包括：去除所述衬底的部分以暴露所述多个第一牺牲区域和所述多个第二牺牲区域；去除所述多个第一牺牲区域和所述多个第二牺牲区域以在所述衬底中形成多个背侧凹槽；在所述多个p型外延区域上和所述多个n型外延区域上形成多个硅化物区域，其中，每个所述硅化物区域具有弯曲轮廓；和在所述多个背侧凹槽中沉积导电材料。本申请实施例再一方面提供一种半导体器件，包括：第一导电部件，延伸穿过衬底；第二导电部件，延伸穿过所述衬底；p型外延区域，位于所述第一导电部件的顶侧上；第一硅化物区域，位于所述第一导电部件和所述p型外延区域之间，其中，所述第一硅化物区域的电导率在所述p型外延区域的电导率和所述第一导电部件的电导率之间；n型外延区域，位于所述第二导电部件的顶侧上；第二硅化物区域，位于所述第二导电部件和所述n型外延区域之间；第一半导体层，位于所述衬底的顶侧上；以及第二半导体层，位于所述第一半导体层的顶侧上，其中，所述第二半导体层从所述p型外延区域的侧壁延伸至所述n型外延区域的侧壁，其中，所述第一半导体层和所述第二半导体层是不同的半导体材料。

1.一种形成半导体器件的方法，包括：

2.根据权利要求1所述的方法，其中，所述第一外延区域是p型，并且所述第二外延区域是n型。

3.根据权利要求1所述的方法，其中，所述第一牺牲层是硅锗层。

4.根据权利要求1所述的方法，其中，在形成所述第一外延区域之后，形成所述第二外延区域。

5.根据权利要求1所述的方法，还包括在所述第二半导体材料的层上形成伪栅极结构。

6.根据权利要求1所述的方法，还包括在所述多层堆叠件的前侧上形成伪栅极结构。

7.根据权利要求1所述的方法，还包括在所述多层堆叠件的前侧上、所述第一外延区域的前侧上和所述第二外延区域的前侧上形成伪接触插塞。

8.根据权利要求1所述的方法，还包括在所述衬底上形成晶体管结构，包括：

9.一种形成半导体器件的方法，包括：

10.一种半导体器件，包括：