制造半导体器件的方法与流程

本公开总体上涉及制造半导体器件、尤其具有边缘终端区的功率半导体器件的方法，以及相应制造的半导体器件。

背景技术：

1、现代设备在汽车、消费和工业应用中的许多功能，例如转换电能以及驱动电动机或电机，依赖于功率半导体器件。例如，绝缘栅双极晶体管（igbt）、金属氧化物半导体场效应晶体管（mosfet）和二极管等，已被用于各种应用，包括但不限于电源和功率转换器中的开关。

2、功率半导体器件通常包括半导体本体，该半导体本体被配置为沿着器件的两个负载端子之间的负载电流路径传导负载电流。此外，负载电流路径可以通过绝缘电极（有时称为栅电极）来控制。例如，在从例如驱动单元接收到相应的控制信号时，控制电极可以将功率半导体器件设置为导通状态和阻断状态之一。

3、在一些情况下，栅电极可以包括在功率半导体器件的沟槽内，其中该沟槽可以呈现例如条状构型或针状构型。此外，这种沟槽偶尔包括不止一个电极，例如两个或更多彼此分开布置且有时也彼此电绝缘的电极。例如，沟槽可以同时包括栅电极和场电极，其中栅电极可以与每个负载端子电绝缘，并且其中场电极可以与负载端子之一电连接。

4、垂直功率半导体器件是一种其中有源区与栅电极和场电极主要沿半导体本体的水平面延伸的半导体器件。在这种垂直功率半导体器件中，有源区通常不延伸到半导体本体的边缘表面。相反，有源区在横向方向上与半导体本体的边缘表面间隔开。在这种情况下，半导体本体的在横向方向上与有源区相邻的半导体区域（边缘区）也必须承受施加到半导体器件有源区的电压。

5、边缘区可以通过平面边缘终端结构来实现，该平面边缘终端结构包括在半导体本体的边缘区中形成于半导体本体表面之上的钝化层。钝化层可以具有电荷屏蔽层（csl）的作用，电荷屏蔽层在边缘终端处起着关键作用，确保可靠性性能，尤其是在如高温反向偏压（htrb）的场景下。电荷屏蔽层用于阻挡可能破坏电场的外部离子，其潜在导致器件内的雪崩击穿。

6、因此，需要一种具有带沟槽结构的有源区和确保可靠性能的终端区的半导体器件，以及用于制造可靠半导体器件的方法。

技术实现思路

1、根据一个实施例，制造半导体器件的方法包括用于在半导体器件的终端区上方提供电荷屏蔽层的多步骤工艺。更具体地，可以提供具有第一表面的半导体本体，其中该半导体本体包括被配置为传导负载电流的有源区和围绕该有源区的终端区各自的一部分。

2、可以在有源区中在第一表面处形成至少一个功率单元结构，所述功率单元结构具有延伸进入半导体本体并沿第一横向方向彼此邻接布置的多个沟槽。所述多个沟槽中的每一个可以包括沟槽电极，每个沟槽可以具有沿第二横向方向延伸到有源区中的条状构型，并且这些沟槽可以在空间上限定多个台面。这些台面可以包括接触孔。

3、可以在第一表面上形成氮化物电荷屏蔽层，该第一表面包括有源区内的至少一个功率单元结构和终端区。可以通过将第一蚀刻工艺施加于电荷屏蔽层至少直到功率单元结构的沟槽和/或接触孔被打开，即基本不含电荷屏蔽层材料，至少在功率单元结构的区中从第一表面去除该电荷屏蔽层。在此上下文中，“基本不含”意味着沉积在沟槽或接触孔内部的电荷屏蔽层材料被蚀刻掉，直到沟槽底部不再被覆盖。在大多数情况下，通过该第一蚀刻步骤可能无法去除沟槽壁处或沟槽壁上部的区域中的电荷屏蔽层材料的一些残留物（也称为间隔物）。

4、可以对第一蚀刻后剩余的电荷屏蔽层施加与第一蚀刻工艺不同的第二蚀刻工艺，以从功率单元结构区域中的第一表面去除氮化物层的残留物。在一些情况下，这些要在第二步中去除的残留物位于沟槽壁上部区域，而沟槽底部在第一蚀刻工艺后通常没有残留物。

5、根据另一个实施例，公开了通过本文所述方法形成的半导体器件。

6、本领域技术人员在阅读以下详细说明并查看附随附图时，将认识到额外的特征和优点。

1. 一种制造半导体器件的方法，所述方法包括：

2.根据权利要求1所述的方法，进一步包括在所述第一表面上形成第一负载端子并在第二表面上形成第二负载端子，其中所述有源区被配置为在所述第一负载端子和所述第二负载端子之间传导所述负载电流。

3.根据前述权利要求中任一项所述的方法，进一步包括通过光刻技术保护所述终端区免受蚀刻。

4.根据前述权利要求中任一项所述的方法，其中所述第一蚀刻工艺是各向异性蚀刻方法。

5.根据前述权利要求中任一项所述的方法，其中在所述功率单元结构的所述沟槽和/或所述接触孔的底部处的材料被显著去除之前，停止所述第一蚀刻工艺。

6.根据前述权利要求中任一项所述的方法，其中所述第二蚀刻工艺是各向同性蚀刻方法。

7.根据前述权利要求中任一项所述的方法，其中所述第一蚀刻工艺是各向异性蚀刻方法，随后是作为第二蚀刻工艺的各向同性蚀刻方法。

8.根据前述权利要求中任一项所述的方法，其中所述电荷屏蔽层包括选自氮化硅层、非晶sic层或类金刚石碳层、或这些层的任意组合的半绝缘层。

9.根据前述权利要求中任一项所述的方法，进一步包括在功率单元结构的所述有源区中的氧化硅层之后是所述电荷屏蔽层。

10.根据前述权利要求中任一项所述的方法，其中所述功率单元形成在包括平行沟槽和平行台面的条状沟槽台面图案中。

11. 根据前述权利要求中任一项所述的方法，其中每个所述台面的最大宽度在0.2和2µm之间。

12. 根据前述权利要求中任一项所述的方法，其中所述功率单元结构进一步包括有源区内的接触孔，其中所述接触孔的深度在50 nm – 1 µm的范围内。

13. 根据前述权利要求中任一项所述的方法，其中所述电荷屏蔽层以100 nm至1.5 µm的厚度沉积。

14.根据前述权利要求中任一项所述的方法，其中在沉积所述电荷屏蔽层之前或期间，在所述半导体本体上形成氧化硅层。

15.根据权利要求13所述的方法，其中所述电荷屏蔽层的边缘与所述氧化硅层接触。

16.一种通过根据前述权利要求中任一项所述的方法形成的半导体器件。