2.5D封装结构及2.5D封装结构的制备方法与流程

本发明涉及芯片封装领域，具体而言，涉及一种2.5d封装结构及2.5d封装结构的制备方法。

背景技术：

1、chiplet技术采用新的设计方式，将不同功能的小芯片封装在一起，从而形成异构集成的芯片封装结构。随着芯片的输入/输出密度越来越高以及集成在单个封装件内的芯片/器件数量显著增加，同时2.5d封装技术作为多芯片封装方案通过多层布线层工艺从而提升其性能，因此通常需要布置多层重布线层，以将芯片上的功能焊盘与接地焊盘线路连接至外部。

2、常规的chiplet封装技术，通常采用平铺封装或堆叠封装，平铺封装通常采用间隔分布，因此需要大幅增加平面面积，而堆叠封装通常采用依次堆叠，使得堆叠高度增加，这都不利于封装产品的小型化，难以提升系统集成度。

3、同时，针对具有换能区的芯片（如滤波器、谐振器、传感器等），其底部通常需要一定的空间作为空腔，传统技术中的空腔通常是通过点胶或覆膜围设形成空腔，导致芯片热膨胀系数与胶膜层热膨胀系数差别较大，在界面处容易产生剪切应力和剥离应力，进而容易导致空腔失效，降低器件使用寿命。

技术实现思路

1、本发明的目的在于提供一种2.5d封装结构及2.5d封装结构的制备方法，能够降低封装体积，提升系统集成度，同时能够提升空腔结构稳定性，提升器件使用寿命。

2、第一方面，本发明提供一种2.5d封装结构，包括：

3、重布线层；

4、第一芯片，贴装在所述重布线层上，并与所述重布线层电连接，其中所述第一芯片远离所述重布线层的一侧设置有台阶槽，所述台阶槽延伸至所述第一芯片的边缘，且所述台阶槽的底壁还设置有换能凹槽；

5、第二芯片，贴装在所述重布线层上，并与所述重布线层电连接，所述第二芯片的正面朝向所述重布线层，并设置有换能区，且所述第二芯片的正面延伸至所述台阶槽并覆盖所述换能凹槽，所述换能区与所述换能凹槽对应；

6、塑封层，设置在所述重布线层上，并包覆所述第一芯片和所述第二芯片。

7、在可选的实施方式中，所述第二芯片伸入所述台阶槽的部分与所述台阶槽的侧壁间隔设置，并形成流道间隙，所述塑封层填充至所述流道间隙。

8、在可选的实施方式中，所述台阶槽的深度大于或等于所述第二芯片的厚度。

9、在可选的实施方式中，所述第一芯片的背面贴合在所述重布线层上，所述第一芯片的正面还设置有芯片焊盘，所述台阶槽设置在所述第一芯片的正面，并与所述芯片焊盘间隔设置；所述芯片焊盘还设置有第一连接线，所述重布线层上设置有第一连接焊盘，所述第一连接焊盘位于所述第一芯片远离所述第二芯片的一侧，所述第一连接线连接至所述第一连接焊盘。

10、在可选的实施方式中，所述第二芯片的正面还设置有第一导电凸柱，所述第一导电凸柱与所述换能区间隔设置，所述重布线层上设置有第二连接焊盘，所述第二连接焊盘与所述第一芯片间隔设置，所述第一导电凸柱连接至所述第二连接焊盘。

11、在可选的实施方式中，所述第一芯片的背面贴合在所述重布线层上，所述台阶槽设置在所述第一芯片的正面，所述第一芯片的背面还设置有容纳凹槽，所述重布线层覆盖所述容纳凹槽，且所述容纳凹槽中还设置有天线层，所述天线层与所述重布线层电连接。

12、在可选的实施方式中，所述容纳凹槽与所述台阶槽对应设置，并与所述换能凹槽部分对应设置。

13、在可选的实施方式中，所述容纳凹槽与所述台阶槽错位设置。

14、在可选的实施方式中，所述2.5d封装结构还包括第三芯片，所述第三芯片堆叠设置在所述第二芯片上，并与所述重布线层电连接，所述塑封层包覆于所述第三芯片。

15、在可选的实施方式中，所述第三芯片的正面贴合至所述第二芯片的背面，所述第三芯片的正面还设置有第二导电凸柱，所述重布线层上还设置有第三连接焊盘，所述第二导电凸柱连接至所述第三连接焊盘。

16、在可选的实施方式中，所述第一芯片中还设置有静电导电柱，所述静电导电柱设置在所述换能凹槽周围。

17、在可选的实施方式中，每个所述静电导电柱均贯穿所述第一芯片，并延伸至所述台阶槽的底壁，其中部分所述静电导电柱延伸至所述流道间隙。

18、在可选的实施方式中，延伸至所述流道间隙的所述静电导电柱还设置有第二连接线，所述重布线层上还设置有接地焊盘，所述第二连接线连接至所述接地焊盘，所述塑封层包覆所述第二连接线。

19、在可选的实施方式中，每个所述静电导电柱均贯穿所述第一芯片，其中部分所述静电导电柱延伸至所述台阶槽的底壁，另一部分所述静电导电柱延伸至所述第一芯片的正面并与所述台阶槽间隔设置。

20、在可选的实施方式中，与所述台阶槽间隔设置的所述静电导电柱还设置有第二连接线，所述重布线层上还设置有接地焊盘，所述第二连接线连接至所述接地焊盘，所述塑封层包覆所述第二连接线。

21、在可选的实施方式中，所述第三芯片的正面延伸贴合至所述第一芯片的正面，并覆盖所述流道间隙。

22、在可选的实施方式中，所述台阶槽的底壁还设置有多个增强凹槽，多个所述增强凹槽均位于所述流道间隙内。

23、在可选的实施方式中，所述容纳凹槽同时对应至所述流道间隙和所述换能凹槽。

24、第二方面，本发明提供一种2.5d封装结构的制备方法，用于制备如前述实施方式所述的2.5d封装结构，所述方法包括：

25、提供一载具；

26、在所述载具上形成重布线层；

27、在所述重布线层上贴装第一芯片，其中所述第一芯片与所述重布线层电连接，且所述第一芯片远离所述重布线层的一侧设置有台阶槽，所述台阶槽延伸至所述第一芯片的边缘，且所述台阶槽的底壁还设置有换能凹槽；

28、在所述重布线层上贴装第二芯片，其中所述第二芯片与所述重布线层电连接，且所述第二芯片的正面朝向所述重布线层，并设置有换能区，且所述第二芯片的正面延伸至所述台阶槽并覆盖所述换能凹槽，所述换能区与所述换能凹槽对应；

29、在所述重布线层上形成塑封层，其中所述塑封层包覆所述第一芯片和所述第二芯片；

30、剥离所述载具。

31、在可选的实施方式中，在所述重布线层上贴装第一芯片的步骤之前，所述方法还包括：

32、在所述第一芯片的正面形成台阶槽；

33、在所述台阶槽的底壁形成换能凹槽。

34、本发明实施例的有益效果包括：

35、本发明实施例提供的2.5d封装结构及其制备方法，将第一芯片贴装在重布线层上，并在第一芯片远离重布线层的一侧设置台阶槽。该台阶槽延伸至芯片边缘，并在底壁设置有换能凹槽。将第二芯片贴装在重布线层上，且第二芯片的正面设置有换能区，并延伸至台阶槽并覆盖换能凹槽，其中换能区与换能凹槽对应，从而形成换能空腔。塑封层设置在重布线层上并包覆第一芯片和第二芯片。

36、相较于现有技术，本发明实施例通过设置台阶槽来容纳第二芯片，一方面可以使得第二芯片与第一芯片相互嵌合堆叠，减少平面占据面积；另一方面能够降低堆叠高度；从而在不增加平面面积的前提下提升系统集成度，降低封装体积，适合异构集成场景。此外，通过在第一芯片上设置换能凹槽，将第二芯片直接覆盖换能凹槽形成换能空腔，避免了传统的点胶空腔结构，并且此处直接利用芯片围设形成空腔，二者的热膨胀系数相同或相近，能够减少界面处的剪切应力和剥离应力，防止界面/空腔失效，提升空腔结构稳定性，提升器件使用寿命。