异质结双极型晶体管与碳基器件的异质集成结构及其集成方法

本发明涉及半导体，尤其是涉及一种异质结双极型晶体管与碳基器件的异质集成结构及其集成方法。

背景技术：

1、新一代高性能混合信号芯片的发展面临着严重的物理与工艺瓶颈，其原因之一是传统的单一材料或单一器件体系难以同时兼顾高频模拟性能与低功耗数字逻辑。异质结双极型晶体管（hbt，如sige、gaas或inp hbt）等射频器件近年来不断得到丰富和发展，但其在性能方面仍存在一定局限性。hbt虽然具备极高的高频响应速度、大电流驱动能力和优异的射频线性度，但其在尺寸微缩化方面面临严重的物理极限，且静态功耗大、热耗散严重，难以达到超高密度和极低功耗的全面性能，难以满足现代芯片对海量数据处理与低功耗控制的需求。

2、碳纳米管（cnt）作为一种新型的一维纳米材料，具有完美的无缝管状结构，展现出超高的弹道传输载流子迁移率和极小的本征寄生电容。基于碳纳米管的场效应晶体管在实现亚纳米尺度的极低功耗逻辑控制方面展现出巨大潜力。电子在碳纳米管中的准一维通道内传输，极大抑制了由于表面散射带来的迁移率退化，同时碳纳米管还具备极高的热导率。然而，尽管cnt在低功耗数字逻辑方面优势明显，其在大功率输出、高频大信号驱动及射频前端应用中存在天然的物理局限。因此，单一的cnt器件同样难以独立支撑起具有高频、高功率需求的复杂射频系统。

3、目前，为兼顾高频与低功耗，通常采用多芯片组件（mcm）或传统的板级系统级封装（sip）技术，将hbt射频芯片与基于mos或其他材料的数字控制芯片进行整合。然而，这种传统分离式封装或板级互连方案存在明显不足：较长的物理走线引入了不可忽视的互连寄生电容和寄生电感，严重拖累了混合信号电路的整体工作频率与响应速度；同时，分离式架构难以有效解决射频大功率模块与低功耗控制模块之间的热岛效应与功耗分布问题，难以同时达到高频、高速、低功耗与高集成的全面性能。

4、鉴于此，特提出了本发明。

技术实现思路

1、本发明的目的在于提供一种异质结双极型晶体管与碳基器件的异质集成结构及其集成方法，解决了上述背景技术提出的至少一种问题。

2、本发明的第一方面，提供一种异质结双极型晶体管与碳基器件的异质集成结构，包括：

3、半导体衬底；

4、异质结双极型晶体管器件和无源器件，形成于所述半导体衬底上；

5、第一金属层，形成于所述半导体衬底上，并与所述异质结双极型晶体管器件及所述无源器件电连接；

6、互连结构，从所述异质结双极型晶体管器件以及所述第一金属层向上延伸，并分别与所述异质结双极型晶体管器件以及与所述第一金属层电连接；

7、介质层，形成于所述半导体衬底上，并覆盖所述异质结双极型晶体管器件和无源器件、所述第一金属层及所述半导体衬底的暴露表面，并开设有暴露所述互连结构的接触孔；

8、碳基金属氧化物半导体器件，形成于所述介质层的预设区域上；

9、第二金属层，形成于所述介质层上方，并通过所述接触孔与所述互连结构电连接，进而与所述异质结双极型晶体管器件及所述第一金属层电连接，同时与所述碳基金属氧化物半导体器件电连接，实现所述异质结双极型晶体管器件、所述无源器件与所述碳基金属氧化物半导体器件之间的互连。

10、本发明的第二方面，提供一种本发明上述结构的集成方法，包括如下步骤：

11、s1. 在半导体衬底上制作异质结双极型晶体管器件、无源器件及第一金属层，其中所述第一金属层与所述异质结双极型晶体管器件及无源器件电连接；

12、s2. 在所述异质结双极型晶体管器件和所述第一金属层上方制作互连结构，所述互连结构从所述异质结双极型晶体管器件和所述第一金属层向上延伸，并与所述异质结双极型晶体管器件及所述第一金属层电连接；

13、s3. 在所述半导体衬底上沉积介质层，所述介质层共形覆盖所述异质结双极型晶体管器件、所述无源器件、所述第一金属层、所述互连结构及所述半导体衬底的暴露表面，并多所述介质层进行平坦化刻蚀，形成暴露所述互连结构的接触孔；

14、s4. 在所述介质层的预设区域上制作碳基金属氧化物半导体器件；

15、s5. 在所述介质层上制作第二金属层，所述第二金属层通过所述接触孔与所述互连结构电连接，进而与所述异质结双极型晶体管器件及所述第一金属层电连接，同时与所述碳基金属氧化物半导体器件电连接，实现所述异质结双极型晶体管器件、所述无源器件与所述碳基金属氧化物半导体器件之间的互连。

16、本发明至少具有如下有益效果：

17、本发明实施例提出的异质结双极型晶体管与碳基器件的异质集成结构，使得hbt器件和碳纳米管器件能够进行优势互补，降低寄生效应和延迟，实现性能的显著提高。本发明实施例提出的集成方法，具有完整的可操作性，能够与传统的微纳电子器件制备工艺兼容。

1.一种异质结双极型晶体管与碳基器件的异质集成结构，其特征在于，包括：

2.根据权利要求1所述的异质集成结构，其特征在于，所述半导体衬底为磷化铟衬底或砷化镓衬底；

3.根据权利要求1或2所述的异质集成结构，其特征在于，所述无源器件包括nicr电阻；

4.根据权利要求1至3中任一项所述的异质集成结构，其特征在于，所述互连结构为柱状金属互连结构，位于所述异质结双极型晶体管器件以及所述第一金属层之上，用于实现所述异质结双极型晶体管器件与所述第二金属层之间以及所述第一金属层与所述第二金属层之间的垂直电连接。

5.根据权利要求1至4中任一项所述的异质集成结构，其特征在于，所述碳基金属氧化物半导体器件以碳纳米管作为沟道材料，还包括依次配套设置的源漏结构、栅介质以及栅条金属；

6.根据权利要求1至5中任一项所述的异质集成结构，其特征在于，所述第二金属层还用作电容上极板，与所述第一金属层形成电容结构。

7.根据权利要求1至6中任一项所述的异质集成结构，其特征在于，所述接触孔贯穿所述介质层，所述第二金属层填充所述接触孔并与所述第一金属层直接接触。

8.一种权利要求1至7中任一项所述的异质集成结构的集成方法，其特征在于，包括以下步骤：

9.根据权利要求8所述的集成方法，其特征在于，所述异质结双极型晶体管器件的制作包括在所述半导体衬底上依次形成台面、发射极、基极和集电极；

10.根据权利要求8或9所述的集成方法，其特征在于，所述介质层通过旋涂固化形成；所述平坦化刻蚀采用电感耦合等离子体刻蚀工艺，使所述接触孔露出所述互连结构；