分栅快闪存储器及其形成方法与流程

本发明涉及集成电路制造领域，特别是涉及一种分栅快闪存储器及其形成方法。

背景技术：

1、分栅快闪存储器（split-gate flash memory）因其具有高速、低功耗、高可靠性等优点，非常适合搭载于车规级半导体平台。在现有的分栅快闪存储器结构中，通常采用擦除栅（erase gate）施加高压来实现顶部擦除。例如，在擦除操作时，擦除栅施加高压；在编程操作时，字线（word line）施加工作电压，源线（source line）施加高压，通过热载流子注入的方式实现快速编程。

2、然而，在现有技术中，为了降低擦除栅对浮栅（floating gate）的耦合比以保证擦除效率，擦除栅的尺寸往往被设计得极小。随着工艺尺寸的进一步缩小，极小尺寸的擦除栅在后续工艺过程中极易发生断路，严重影响存储单元的可靠性。此外，传统工艺流程中涉及较多的热处理步骤，导致热预算较高，且擦除栅的电阻电容延迟较大，限制了器件性能的进一步提升。

3、因此，如何提供一种能够避免擦除栅断路、降低擦除电压、减小电阻电容延迟并降低热预算的分栅快闪存储器及其形成方法，是目前本领域亟需解决的技术问题。

技术实现思路

1、本发明要解决的技术问题在于如何提供一种能够避免擦除栅断路、降低擦除电压、减小电阻电容延迟并降低热预算的分栅快闪存储器及其形成方法。

2、本发明提供一种分栅快闪存储器，包括：

3、半导体衬底；

4、浮栅，设置于半导体衬底上；

5、源线，设置于相邻浮栅之间；

6、擦除栅，设置于源线的正上方；以及

7、字线，设置于浮栅远离源线的一侧。

8、优选地，擦除栅与浮栅之间设有隧穿介质层。

9、优选地，擦除栅的顶部设有金属硅化物层。

10、优选地，浮栅与半导体衬底之间设有耦合介质层。

11、优选地，浮栅的顶部设有保护层。

12、优选地，源线与半导体衬底之间设有源线结，源线结位于半导体衬底内。

13、本发明还提供一种分栅快闪存储器的形成方法，包括以下步骤：

14、步骤一、提供半导体衬底，在半导体衬底上依次形成耦合介质层、浮栅材料层和掩模层；

15、步骤二、刻蚀掩模层以形成开口；

16、步骤三、在开口的侧壁形成第一侧墙；

17、步骤四、刻蚀经由第一侧墙暴露出的浮栅材料层；

18、步骤五、进行离子注入以形成源线结；

19、步骤六、在第一侧墙的侧壁形成第二侧墙；

20、步骤七、在相邻第二侧墙之间形成源线；

21、步骤八、在源线的上方形成擦除栅；

22、步骤九、在浮栅材料层远离源线的一侧形成字线。

23、优选地，在步骤一中，浮栅材料层为多晶硅层，掩模层为氮化硅层。

24、优选地，在步骤七中，形成源线的过程包括：沉积源线导电层并进行化学机械抛光，使源线导电层的顶部与掩模层的顶部齐平；回刻蚀源线导电层，使源线导电层的顶部低于掩模层的顶部。

25、优选地，在步骤八中，形成擦除栅之前还包括：进行预清洗处理；形成隔离层并在源线的顶部以及浮栅材料层的侧部形成隧穿介质层。

26、优选地，在步骤八中，形成擦除栅的过程包括：沉积擦除栅导电层并进行化学机械抛光；对擦除栅导电层进行表面处理，以在擦除栅导电层顶部形成保护层。

27、优选地，在步骤九中，形成字线的过程包括：去除掩模层；刻蚀浮栅材料层以形成浮栅；形成字线偏移侧墙；沉积字线导电层并刻蚀字线导电层以形成字线。

28、优选地，在步骤九中，形成字线之后还包括：形成源漏侧墙；进行离子注入以形成源漏注入区。

29、优选地，在步骤八中，在擦除栅的顶部形成金属硅化物层。

30、如上所述，本发明的分栅快闪存储器及其形成方法，具有以下有益效果：

31、本发明通过将擦除栅设置在源线的正上方，有效解决了由于工艺微缩导致的擦除栅断路问题，显著提升了存储单元的可靠性。同时，该结构利用浮栅刻蚀后的尖角形貌与擦除栅形成高效耦合，降低了擦除电压。在形成方法上，通过自对准工艺减少了光刻掩模的使用，并减少了三道炉管工艺，有效释放了产能并降低了热预算，确保了器件参数的稳定性。此外，在擦除栅顶部形成金属硅化物层，显著减小了电阻电容延迟，提升了存储器的操作速度。

1.一种分栅快闪存储器，其特征在于，包括：

2.根据权利要求1所述的分栅快闪存储器，其特征在于：所述擦除栅与所述浮栅之间设有隧穿介质层。

3.根据权利要求1所述的分栅快闪存储器，其特征在于：所述擦除栅的顶部设有金属硅化物层。

4.根据权利要求1所述的分栅快闪存储器，其特征在于：所述浮栅与所述半导体衬底之间设有耦合介质层。

5.根据权利要求1所述的分栅快闪存储器，其特征在于：所述浮栅的顶部设有保护层。

6.根据权利要求1所述的分栅快闪存储器，其特征在于：所述源线与所述半导体衬底之间设有源线结，所述源线结位于所述半导体衬底内。

7.一种如权利要求1-6任一项所述的分栅快闪存储器的形成方法，其特征在于，包括：

8.根据权利要求7所述的分栅快闪存储器的形成方法，其特征在于：在步骤一中，所述浮栅材料层为多晶硅层。

9.根据权利要求7所述的分栅快闪存储器的形成方法，其特征在于：在步骤一中，所述掩模层为氮化硅层。

10.根据权利要求7所述的分栅快闪存储器的形成方法，其特征在于：在步骤七中，形成所述源线的过程包括：沉积源线导电层并进行化学机械抛光，使所述源线导电层的顶部与所述掩模层的顶部齐平；回刻蚀所述源线导电层，使所述源线导电层的顶部低于所述掩模层的顶部。

11.根据权利要求7所述的分栅快闪存储器的形成方法，其特征在于：在步骤八中，形成所述擦除栅之前还包括：进行预清洗处理；形成隔离层并在所述源线的顶部以及所述浮栅材料层的侧部形成隧穿介质层。

12.根据权利要求11所述的分栅快闪存储器的形成方法，其特征在于：在步骤八中，形成所述擦除栅的过程包括：沉积擦除栅导电层并进行化学机械抛光；对所述擦除栅导电层进行表面处理，以在所述擦除栅导电层顶部形成保护层。

13.根据权利要求12所述的分栅快闪存储器的形成方法，其特征在于：在步骤九中，形成所述字线的过程包括：去除所述掩模层；刻蚀所述浮栅材料层以形成所述浮栅；形成字线偏移侧墙；沉积字线导电层并刻蚀所述字线导电层以形成所述字线。

14.根据权利要求13所述的分栅快闪存储器的形成方法，其特征在于：在步骤九中，形成所述字线之后还包括：形成源漏侧墙；进行离子注入以形成源漏注入区。

15.根据权利要求7所述的分栅快闪存储器的形成方法，其特征在于：在步骤八中，在所述擦除栅的顶部形成金属硅化物层。