一种耐CAF印制电路板制作工艺的制作方法

本发明印制电路板制造，特别涉及一种耐caf印制电路板制作工艺。

背景技术：

1、印制电路板（printed circuit board，pcb）是电子产品的核心互连载体。随着5g通信、人工智能、新能源汽车（特别是800v高压平台）、快充设备、工业电源模块以及航空航天等高可靠性领域的快速发展，pcb呈现出高密度化、高电压化以及应用环境严苛化的显著趋势。线宽/线距、孔径/孔间距被持续压缩，传统认为安全的0.5mm孔间距已被0.2mm甚至更小的设计所取代；同时，pcb承载的直流偏压和电位差显著增大（如汽车主驱控制器工作电压达400v~800v）；加之汽车电子、户外基站、家用电器等长期处于高温高湿环境，要求产品稳定运行10~15年以上。在上述多重压力下，导电阳极丝（conductive anodic filament，caf）失效已成为制约pcb长期可靠性的最主要因素之一。

2、caf的形成机理为：在高温高湿环境下，水分渗入玻璃纤维束与树脂之间的微观界面（尤其是玻纤束间的毛细通道）。在电场作用下，阳极铜发生电化学溶解，生成铜离子（cu2+），铜离子沿介质/玻纤界面迁移至阴极，还原沉积为金属铜，逐渐生长形成导电细丝，最终导致相邻导体（如过孔之间、线路之间）发生短路。caf失效的诱发周期已从过去的“年”级缩短至“月”甚至“周”级，严重威胁产品安全。

3、目前，业界针对耐caf印制电路板的制作工艺主要沿以下技术路线发展：

4、（一）基材与覆铜板改进；

5、通过使用低吸湿性树脂（如改性环氧树脂、聚苯醚树脂）、无卤素材料、添加纳米填料、采用开纤扁平玻纤布（ne-glass）以及使用pn型固化剂替代dicy固化剂等方式，从根源上降低吸湿性、消除玻纤束间毛细通道。然而，这些材料改性方案导致板材成本大幅上升（通常增加10%以上），且pn固化剂的添加会使板材变脆，影响后续钻孔、冲裁等加工协调性。此外，高tg、无卤树脂的粘度增大，难以完全浸润玻纤内部，易产生“树脂缺食”等微观缺陷，这些缺陷本身便成为caf的诱发通道。

6、（二）设计优化；

7、通过增大相邻过孔之间的间距（如ipc-2221b推荐的15mil以上）、错位排列过孔以避免沿玻纤经向对齐、或在板内设置物理隔离槽等方式来阻断caf路径。然而，增大孔间距与高密度化趋势直接矛盾，在bga区域（间距常小于0.2mm）根本无法实施。物理隔离技术（如激光切割、树脂填充）需增加额外工序，对定位精度和设备要求极高，显著提高了制造成本和生产周期。

8、（三）制造工艺控制；

9、通过优化钻孔参数（降低钻针磨损，减少玻纤断裂与拉松）、精细控制除胶渣（desmear）过程（避免过度侵蚀导致树脂/玻纤界面损伤）、采用等离子清洗孔壁等方法，以减少孔壁微观缺陷。然而，这些工艺参数的优化窗口极窄，对操作一致性要求极高，极易产生人为偏差。例如，除胶渣不足会导致孔壁不洁，过度则会扩大玻纤与树脂的间隙。且caf性能的最终验证需通过严苛的加速老化测试（如85℃/85%rh、500~1000小时），该测试周期极长，无法用于生产过程中的在线反馈，属于事后验证，导致不良品流出风险高。

技术实现思路

1、鉴于上述状况，本发明的主要目的是为了提出一种耐caf印制电路板制作工艺，以解决上述技术问题。

2、本发明提出了一种耐caf印制电路板制作工艺，所述方法包括如下步骤：

3、步骤1、获取pcb内层设计图中的相邻过孔位置信息与内层铜箔图形信息，在相邻两过孔之间的介质层对应区域中，设置至少一个与任何电气网络均不连接的浮动导电体，浮动导电体的表面具有多个尖锐凸起结构的尖端；

4、步骤2、采用常规内层芯板蚀刻工艺，在制作信号线路的同时同步制作出浮动导电体图形，使得浮动导电体与内层铜箔同材质、同厚度，得到含有浮动导电体的内层芯板；

5、步骤3、将含有浮动导电体的内层芯板按多层板叠层结构进行压合，使浮动导电体被封装于介质层内部，且垂直投影与相邻两过孔的钻孔位置不重叠，得到压合后的内层芯板；

6、步骤4、按照设定钻孔参数对压合后的内层芯板进行钻孔，形成过孔，得到钻孔后的pcb半成品；其中，钻孔位置避开浮动导电体所在区域；

7、步骤5、对钻孔后的pcb半成品进行孔金属化、外层线路制作及阻焊层涂覆，得到包含浮动离子捕获结构的耐caf印制电路板。

8、相较于现有技术，本发明的有益效果如下：

9、与现有技术相比，本发明提供的一种耐caf印制电路板制作方法，具有以下显著有益效果：

10、1. 原理创新：从被动阻挡转变为主动消耗；

11、本发明一改传统耐caf技术单纯阻断路径或消除水分/电场的被动防御思路，创造性地在相邻过孔之间的介质层中设置孤立的、带有尖锐凸起的浮动导电体（即“浮动导电体”）。利用电化学中的尖端电场增强效应（电场增强因子β=1+h/r），将迁移的铜离子主动吸引并沉积在浮动导电体尖端，从而在caf主路径上设置了一个“牺牲性离子陷阱”。该机制变“堵”为“疏”，从源头上消耗迁移离子，从根本上阻断了导电阳极丝的贯通生长。实验数据表明，在85℃/85%rh、100v偏压下，含浮动导电体的测试板500小时后绝缘电阻仍保持在4×1011ω以上，而不含浮动导电体的对比板在500小时时已降至104ω量级（失效），提升效果超过7个数量级。

12、2. 完全兼容现有工艺，近乎零成本增量；

13、浮动导电体的图形制作仅需在内层芯板蚀刻步骤中，通过修改光绘文件同步形成，无需新增任何设备、物料或工序。与现有技术中采用特殊耐caf板料（成本增加10%以上）、增加激光隔离槽（工序复杂、设备昂贵）等方案相比，本发明仅增加极低的设计与光绘成本（经测算每平米pcb增加不足0.5元），经济性极为突出。同时，制作方法完全嵌入常规pcb生产流程，无需对产线进行任何改造，易于快速推广。

14、3. 不牺牲布线密度，兼容高密度设计；

15、浮动导电体的最大外接圆直径远小于相邻过孔间距（典型值仅为间距的1/5~1/3），且位于两孔连线的中垂线附近，占用的平面面积极小。与现有技术中通过增大孔间距（≥0.38mm）来降低caf风险的方式不同，本发明无需增加任何额外空间，可应用于孔间距≤0.2mm的高密度区域（如bga下方、存储器接口等），与电子产品小型化、高集成化的发展趋势高度兼容。

16、4. 工艺鲁棒性强，降低对钻孔/除胶渣精度的依赖；

17、现有耐caf工艺对钻孔质量（避免玻纤断裂、灯芯长度）和除胶渣均匀性要求极为苛刻，工艺窗口窄、良率波动大。本发明通过浮动导电体的主动捕获机制，即使孔壁存在轻微玻纤突出或微裂纹，迁移离子在到达对侧过孔之前也会被优先吸引至浮动导电体，从而显著降低了对钻孔和desmear参数的敏感性。实验证明，在同等较差的钻孔条件下（钻头翻磨4次、进给速率1.0m/min），含浮动导电体的测试板500h后绝缘电阻仍比不含浮动导电体的优等工艺板高两个数量级。本发明提高了整体工艺鲁棒性，有利于量产稳定性。

18、5. 缩短可靠性验证周期；

19、传统caf性能验证需耗时500~1000小时（85℃/85%rh），严重影响产品研发和交付周期。本发明利用浮动导电体会提前消耗迁移离子的特性，可通过在较短时间（例如100~200小时）内观察浮动导电体尖端的铜沉积形貌或测量绝缘电阻下降速率，来快速评估抗caf余量。该加速评价方法可将验证周期缩短50%以上，有助于在生产过程中实现更及时的质量反馈，降低不良品流出风险。

20、6. 差异化设计，适应不同电压/间距需求；

21、本发明允许在同一pcb上，根据不同区域的过孔间距和工作电压，独立设计各浮动导电体的形状、尖端曲率半径。通过关系式ri≤ hi/ [ (ecafthreshold/ ei) - 1 ] 确定合适参数，既能在高电压区域发挥捕获效果，又避免在低电压区域过度设计。该差异化设计策略优化了成本与性能的平衡。

22、本发明的附加方面与优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实施例了解到。