PCB干膜封孔性能的电学检测方法与流程

本发明涉及pcb工艺领域，特别涉及一种pcb干膜封孔性能的电学检测方法。

背景技术：

1、在柔性印制电路板的制造过程中，干膜作为光致抗蚀剂被广泛用于图形转移和孔口保护等工序。当干膜覆盖于通孔表面时，需在后续显影、蚀刻等湿制程中保持完整，避免孔内铜层被意外蚀刻或污染，从而确保导通孔的可靠性。为验证干膜对不同孔径（比如0.15mm、0.20mm、0.30mm等。。。）的覆盖完整性，业内通常设计专用的测试板，通过模拟实际生产工艺来评估封孔效果。

2、目前，常规的干膜封孔能力测试板制作流程依次包括开料、机械钻孔、前处理（酸洗加微蚀）、贴压干膜、对准孔区进行曝光（掩膜版将孔区完全遮挡，使干膜固化覆盖孔口）、碳酸钠溶液显影，最后依靠检测人员借助放大镜或显微镜对每一个通孔的孔口进行目视检查，确认干膜是否出现破裂、起皱或冲开等缺陷。这种测试板通常在一块板子上布置数百至上千个不同孔径的测试孔，以覆盖多种工艺条件。

3、然而该传统方法存在明显的局限性。首先是由于测试孔数量庞大，检测人员需要逐个孔位进行观察，耗时极长，严重拉低检测效率，尤其在批量生产或工艺验证阶段，这种人工操作成为瓶颈。另外地，目视检查高度依赖检测人员的经验、专注度和视力状态，微小裂纹或孔口边缘的局部破损极易被遗漏，导致误判或漏判，不同人员之间的判定结果可能存在差异，检测结果可靠性难以保证。另外，显影工序本身对工艺参数（如药液浓度、温度、喷淋压力和时间）极为敏感，若控制稍有偏差便会出现过度显影，此时孔口处的干膜可能被冲开或变薄，而这种缺陷在后续蚀刻中会直接导致孔内铜层被侵蚀，但传统方法只能在蚀刻前发现干膜外观问题，无法预知蚀刻后的实际铜层保护效果。并且当测试板经过显影后，干膜覆盖状态基本固定，但若在转运或后处理过程中产生二次损伤，目检也难以追溯。更为重要的是，现有方法仅给出合格/不合格，无法精确定位具体是哪一个孔发生了封孔失效。

4、综上，传统人工目检模式已难以满足高精度、高效率、可追溯的现代pcb制造需求，亟需一种能够快速、精准识别封孔缺陷并定位失效位置的测试方法。

技术实现思路

1、本发明技术方案旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的主要目的在于提供一种pcb干膜封孔性能的电学检测方法，将所有孔通过线路串联起来，蚀刻后可直接通过开路测试确认具体破孔位置，不依赖目视检查，无漏失。

2、为实现上述目的，本发明提供一种pcb干膜封孔性能的电学检测方法，包括以下步骤：s1、提供绝缘基板，并在所述绝缘基板上钻设若干个通孔；s2、在所述绝缘基板的表面及所述通孔的孔壁上形成导电层；s3、在所述绝缘基板的顶面和底面分别贴附干膜，并对所述干膜进行曝光处理，使所述通孔孔口处的干膜固化，且所述顶面的干膜固化区域与所述底面的干膜固化区域之间通过所述导电层形成电连接；s4、对曝光后的所述干膜进行显影处理，去除未固化区域的干膜；s5、利用所述干膜作为抗蚀层，对所述绝缘基板进行蚀刻处理，去除未被所述干膜覆盖的所述导电层，使保留的所述导电层在多个所述通孔之间形成串联的导电线路；s6、退除所述干膜，并对所述导电线路进行电学测试，根据电学测试结果判断各所述通孔的封孔完整性。

3、作为本发明再进一步的方案，步骤s2中所述导电层通过化学沉铜及电镀闪镀形成，

4、其中，所述导电层的厚度为3-8μm。

5、作为本发明再进一步的方案，步骤s3中曝光时采用掩膜版对所述通孔区域进行全遮挡，同时所述掩膜版在相邻通孔之间保留有线路图形，使显影后各通孔孔口周围的干膜通过线路图形区域的干膜相互连接。

6、作为本发明再进一步的方案，步骤s3中所述顶面的线路图形与所述底面的线路图形呈交错布置，使串联后的导电线路形成蛇形走向。

7、作为本发明再进一步的方案，步骤s6中所述电学测试为开路测试，若所述导电线路的实测电阻值小于预设阈值，则判定各所述通孔封孔完整；

8、若实测电阻值趋于无穷大，则判定所述导电线路中存在封孔失效的通孔，并根据断路位置定位失效通孔。

9、作为本发明再进一步的方案，步骤s1中所述通孔包括至少两种不同孔径，所述不同孔径的通孔分别排列成独立的测试单元，各测试单元内的通孔通过所述导电线路串联。

10、作为本发明再进一步的方案，步骤s1之前还包括开料步骤，选取fr-4基板并按预设尺寸裁切；

11、步骤s1中采用机械钻孔方式，钻孔精度控制在±0.05mm以内。

12、作为本发明再进一步的方案，步骤s3之前还包括前处理步骤，对钻孔后的所述绝缘基板进行酸洗和微蚀处理，控制微蚀量为1.0-1.5μm。

13、作为本发明再进一步的方案，步骤s3中贴附干膜采用压膜机进行，压膜温度为110±5℃，压力为0.5-0.8mpa，压膜时间为30—60s，

14、其中，曝光能量为80—120mj/cm²。

15、作为本发明再进一步的方案，步骤s4中显影液采用质量浓度为0.8%-1.2%的溶液，显影时间为30-60s，喷淋压力为0.15-0.25mpa。

16、本发明的有益效果如下：

17、本发明提出的pcb干膜封孔性能的电学检测方法，案通过在绝缘基板上形成导电层，并将各通孔通过导电线路串联成回路，从人工目检转变为电学测试，只需一次开路测试即可完成全部通孔的评估，大幅提升检测效率。电学测试结果准确，并且具备可量化优势，消除了人为因素导致的漏检和误判，保证了检测结果的可靠性。如，当某通孔封孔失效时，蚀刻步骤中该处导电层被破坏导致回路断路，检测人员可根据断路位置精确定位失效通孔及其孔径，还可设置不同孔径的独立测试单元，实现对多种孔径封孔能力的测试。

1.一种pcb干膜封孔性能的电学检测方法，其特征在于，

2.根据权利要求1所述的pcb干膜封孔性能的电学检测方法，其特征在于，步骤s2中所述导电层通过化学沉铜及电镀闪镀形成，

3.根据权利要求1所述的pcb干膜封孔性能的电学检测方法，其特征在于，步骤s3中曝光时采用掩膜版对所述通孔区域进行全遮挡，同时所述掩膜版在相邻通孔之间保留有线路图形，使显影后各通孔孔口周围的干膜通过线路图形区域的干膜相互连接。

4.根据权利要求1所述的pcb干膜封孔性能的电学检测方法，其特征在于，步骤s3中所述顶面的线路图形与所述底面的线路图形呈交错布置，使串联后的导电线路形成蛇形走向。

5.根据权利要求1所述的pcb干膜封孔性能的电学检测方法，其特征在于，步骤s6中所述电学测试为开路测试，若所述导电线路的实测电阻值小于预设阈值，则判定各所述通孔封孔完整；

6.根据权利要求1所述的pcb干膜封孔性能的电学检测方法，其特征在于，步骤s1中所述通孔包括至少两种不同孔径，所述不同孔径的通孔分别排列成独立的测试单元，各测试单元内的通孔通过所述导电线路串联。

7.根据权利要求1所述的pcb干膜封孔性能的电学检测方法，其特征在于，步骤s1之前还包括开料步骤，选取fr-4基板并按预设尺寸裁切；步骤s1中采用机械钻孔方式，钻孔精度控制在±0.05mm以内。

8.根据权利要求1所述的pcb干膜封孔性能的电学检测方法，其特征在于，步骤s3之前还包括前处理步骤，对钻孔后的所述绝缘基板进行酸洗和微蚀处理，控制微蚀量为1.0-1.5μm。

9.根据权利要求1所述的pcb干膜封孔性能的电学检测方法，其特征在于，步骤s3中贴附干膜采用压膜机进行，压膜温度为110±5℃，压力为0.5-0.8mpa，压膜时间为30—60s，

10.根据权利要求1所述的pcb干膜封孔性能的电学检测方法，其特征在于，步骤s4中显影液采用质量浓度为0.8%-1.2%的溶液，显影时间为30-60s，喷淋压力为0.15-0.25mpa。